电子设计自动化技术答案
《电子设计自动化》第四次作业
《电子设计自动化》第四次作业班级：学号：姓名：一、选择题1.在Altium Designer中创建并添加现有文件到工程项目的操作路径是：A. 文件→新建→原理图B. 工程→新建→文件C. 文件→打开→添加现有文件到工程D. 文件→新建→PCB2.在PCB设计中，IPC标准对于封装设计的主要作用是：A. 确定设计文件的版权B. 规范焊盘图形和组装要求C. 优化电子元件的成本D. 增强电路信号的传输速率3.PCB中用于电气连接的导线在Altium Designer中可以通过哪种布线模式快速完成转角布线？A. 45°布线B. 自动布线C. 直角布线D. 任意角度布线4.在PCB布局中，如果存在高电压和低电压元器件，为了避免放电或击穿事故，应采取的做法是：A. 增加其之间的距离B. 使用更厚的导线C. 调整电路板的尺寸D. 让高压元件尽可能靠近输出端5.以下关于多层PCB设计的描述正确的是：A. 多层PCB中不需要设置地层B. 电源层和信号层应该尽量避免交叉C. 地层只在双层PCB中使用D. 电源层与地层之间的距离无关紧要6.在Altium Designer中，编辑环境中的“Navigator”面板的主要作用是：A. 显示当前所有文件B. 查看元件属性C. 检查和分析原理图信息D. 进行图纸的颜色设置7.在PCB布线过程中，为了降低高频信号干扰，布线时常用的方法包括：A. 串接电阻B. 加大信号线间距C. 减少电容使用D. 将信号线交错布置8.在PCB设计中，阻焊层的主要作用是：A. 提供电气隔离B. 避免焊接时不必要的锡连接C. 提高电路的导电性D. 标识元件位置二、填空题1、在AD原理图设计中，常用的布线模式有______、______和自动布线。
2、PCB设计中的“机械层”用于定义电路板的______和______信息，不涉及实际电气连接。
3、PCB设计中，______层用于电源和地的连接，能够显著减少外部导线的连线长度。
电子设计自动化智慧树知到课后章节答案2023年下哈尔滨职业技术学院
电子设计自动化智慧树知到课后章节答案2023年下哈尔滨职业技术学院哈尔滨职业技术学院项目一测试1.电子设计自动化的英文缩写是（）。
答案:EDA2.集成了特定功能的集成电路就叫做（）。
答案:ASIC3.狭义的EDA开发所必须具备的条件有（）。
答案:实验开发系统;EDA开发软件及环境;计算机;掌握一种硬件描述语言4.EDA知识体系包括（）。
答案:EDA工具软件的使用;硬件描述语言HDL;可编程逻辑器件的原理、结构及应用5.EDA开发设计流程主要包括（）、硬件调试五个步骤。
答案:编程或配置;设计仿真;设计实现;设计输入6.在设计输入环节主要包括（）两种方法。
答案:图形输入;文本输入7.设计实现主要包括（）两个过程。
答案:适配;综合8.EDA开发设计的最后一个环节是（）。
答案:硬件调试9.下列语言中不属于硬件描述语言的是（）。
答案:python10.硬件描述语言编写的程序经过EDA工具的（）综合之后，生成为ASIC设计提供的电路网表文件。
答案:综合器项目二测试1.下列结构中，不属于典型的VHDL程序结构的有（）。
答案:库2.库语句使用（）关键词定义。
答案:LIBRARY3.实体语句使用（）关键词定义。
答案:ENTITY4.结构体语句使用（）关键词定义。
答案:ARCHITECTURE5.设计实体定义设计元件的（）特性。
答案:外部6.下列数制基数表示的数字钟错误的是（）。
答案:5#40#E17.下列标识符中错误的是（）。
答案:A_B_8.常量使用（）关键词定义。
答案:CONSTANT9.变量使用（）关键词定义。
答案:VARIABLE10.信号使用（）关键词定义。
答案:SIGNAL项目三测试1.下列语句可以实现与非门功能的语句有（）。
答案:y＜=NOT(a AND b);y＜=a NAND b2.下列语句可以实现或非门功能的语句有（）。
答案:y＜=a NOR b;y＜=NOT(a OR b)3.下列语句属于信号赋值语句的有（）。
四川省自考eda试题及答案
四川省自考eda试题及答案四川省高等教育自学考试电子设计自动化（EDA）试题及答案一、单项选择题（每题1分，共10分）1. 在EDA技术中，HDL是指什么？A. Hardware Description LanguageB. Human-Device LanguageC. High-Definition LanguageD. Home Development Language答案：A2. 下列哪个软件不是EDA工具？A. CadenceB. MATLABC. SynopsysD. Microsoft Office答案：D3. 在EDA设计流程中，逻辑综合的主要目的是？A. 优化电路布局B. 将高级语言代码转换为门级电路C. 提供电路的热仿真分析D. 进行电源管理设计答案：B4. 以下哪个不是EDA设计中的常见文件格式？A. VHDLB. VerilogC. PDFD. EDIF答案：C5. 在EDA工具中，仿真工具的主要作用是什么？A. 绘制电路原理图B. 对电路进行逻辑功能测试C. 进行PCB布线D. 生成电路板生产文件答案：B6. 下列哪个不是EDA设计中的布局与布线工具？A. Place and RouteB. Schematic CaptureC. FloorplanningD. Power Planning答案：B7. 在EDA设计中，时序分析的主要目的是？A. 确定电路的功耗B. 确保电路的信号完整性C. 计算电路的成本D. 评估电路的散热性能答案：B8. 以下哪个是EDA设计中的测试工具？A. Logic SimulatorB. OscilloscopeC. MultimeterD. All of the above答案：D9. 在EDA技术中，ASIC指的是什么？A. Application-Specific Integrated CircuitB. Advanced System for Integrated CircuitC. Automated System for Integrated CircuitD. Application-Specific Integrated Computer答案：A10. 下列哪个是EDA设计中的优化工具？A. Synthesis ToolB. Layout ToolC. Verification ToolD. Both A and B答案：D二、多项选择题（每题2分，共10分）11. 在EDA设计中，以下哪些属于前端设计工具？A. Schematic CaptureB. Place and RouteC. Logic SimulatorD. Floorplanning答案：A C12. 在EDA设计流程中，后端设计通常包括哪些步骤？A. 布局（Layout）B. 布线（Route）C. 时序分析（Timing Analysis）D. 原理图绘制（Schematic Drawing）答案：A B C13. 以下哪些因素会影响EDA设计的布线结果？A. 电路板尺寸B. 信号完整性C. 电源管理D. 元件成本答案：A B C14. 在EDA设计中，哪些因素需要在逻辑综合时考虑？A. 设计的面积B. 电源消耗C. 操作频率D. 成本预算答案：A B C15. 下列哪些是EDA设计中的验证工具？A. Logic SimulatorB. Timing SimulatorC. RTL ViewerD. Oscilloscope答案：A B C三、简答题（每题5分，共20分）16. 简述EDA技术在现代电子设计中的重要性。
电子科技大学 电子设计自动化技术期末试卷B答案
《大规模数字集成电路设计》试卷B标准答案与评分细则（卷面总分：80分）一． 名词解释（2分×6题）（评分标准：给出正确英文的2分/题，仅给中文解释1分/题）1．EDA：Electronic Design Automation2．IP：Intellectual Property3．CPLD：Complex Programmable Logic Device4．ASIC：Application Specific Integrated Circuit5．MCU：Micro Control Unit6．FSM：Finite State Machine二． 填空题（每空1分，共18分）（评分标准：填写正确 1分/空）1．VHDL用Active-HDL对 HDL程序进行仿真时，常用的三种仿真方法：用图形化界面加激励（或：手动加测试激励）、编写测试平台文件（或：编写TestBench）、编写宏文件（编写*.do文件）。
2．VHDL程序主要有三种描述方式：行为描述方式、RTL描述方式、结构描述方式。
3．VHDL程序中数值的载体称为对象。
VHDL中有四种对象，分别是：常量（CONSTANT）、变量（V ARIABLE）、信号（SIGNAL）、文件（FILE）。
4．VHDL的并行信号赋值语句，除了常见的一般信号赋值语句（如：C<=A and B;）外，还有两种形式，它们分别是：条件信号赋值语句（或：条件型）、选择信号赋值予局（或：选择型）。
5．除了Δ延迟外，VHDL还支持两类性质的延迟，它们分别是：_惯性延迟（INERTIAL）、传播延迟（TRANSPORT）。
6．VHDL结构描述是实体构造的层次化、结构化的表现。
试列举出其中两种描述结构的语句COMPNENT语句（或：元件语句）、GENERATE语句（或：生成语句）。
（也可填：GENERIC语句/参数说明语句、端口映射语句等）7．IP核可以分为三种，即：软核、固核、硬核。
电子设计自动化智慧树知到答案章节测试2023年滨州学院
第一章测试1.请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于（）A:GALB:CPLDC:ROMD:FPGA答案:D2.下列对CPLD结构与工作原理的描述中，正确的（）A:CPLD是基于查找表结构的可编程逻辑器件B:早期的CPLD是从FPGA的结构扩展而来C:在Xilinx公司生产的器件中，XC9500系列属CPLD结构D:CPLD即是现场可编程逻辑器件的英文简称答案:C3.下面哪个是FPGA的可编程结构（）A:与或阵列可编程B:与阵列可编程C:或阵列可编程D:查找表（LUT）答案:D4.IP核在EDA技术和开发中具有十分重要的地位，IP是指（）A:都不是B:知识产权C:网络地址D:互联网协议答案:B5.下列哪个是硬件描述语言的英文缩写（）A:EDAB:ISPC:ASICD:HDL答案:D第二章测试1.VHDL语言中用于存放用户设计和定义的一些设计单元和程序包的工作库是（）A:STD库B:VITAL库C:WORK库D:IEEE库答案:C2.在VHDL标识符命名规则中，以（）开头的标识符是正确的。
A:字母或数字B:下划线C:字母D:数字答案:C3.不符合VHDL标准的标识符是（）A:ad12B:a2b2C:%50D:a_b1答案:C4.对于信号和变量，哪一个是不正确的（）A:变量的赋值符号是<=B:信号的赋值符号是<=C:变量的关键词是VARIABLED:信号的关键词是SIGNAL答案:A5.VHDL程序中，实体描述（）A:器件外部特性B:器件的内部功能C:器件的综合约束D:器件外部特性与内部功能答案:A第三章测试1.必须在库和程序包中提前声明才能使用的数据类型是（）A:BITB:BIT_VECTORC:STD_LOGICD:INTEGER答案:C2.关于VHDL数据类型，正确的是（）A:用户可以定义子类型B:用户不能定义子类型C:用户可以定义任何类型的数据D:前面三个答案都是错误的答案:A3.使用STD_LOGIG_1164中的数据类型时（）A:必须在库和包集合中声明B:可以直接调用C:必须在结构体中声明D:必须在实体中声明答案:A4.STD_LOGIC数据类型中定义的强未知字符是（）A:xB:ZC:XD:z答案:C5.VHDL数据类型转换函数用于实现VHDL中各种数据类型互相转换。
电子设计自动化技术重点知识
电子设计自动化技术题库一、填空题1.软件环境要求运行在Windows 98/2000/NT或者更高版本操作系统下。
硬件环境要求P166CPU/RAM32MB/HD剩余400MB以上，显示分辨率为1024×768。
2.Protel99 SE主要由原理图设计模块Schematic模块，印制电路板设计模块PCB设计模块，电路信号仿真模块和PLD逻辑器设计模块组成。
3.文件管理，Protel9 SE的各菜单主要是进行各种文件命令操作，设置视图的显示方式以及编辑操作。
系统包括File,Edit, View, Windows和Help共5个下拉菜单。
4.Protel99 SE提供了一系列的工具来管理多个用户同时操作项目数据库。
每个数据库默认时都带有设计工作组Design Team,其中包括Members,Permissions,Sessions3个部分。
Members自带两个成员：系统管理员Admin和客户（Guest）。
系统管理员可以进行修改密码，增加访问成员，删除设计成员，修改权限等操作。
5.Protel99 SE主窗口主要由标题栏，菜单栏，工具栏，设计窗口，文档管理器，浏览管理器，状态栏以及命令指示栏等部分组成。
6.原理图设计窗口顶部为主菜单和主工具栏，左部为设计管理器Design Manager，右边大部分区域为编辑区，底部为状态栏和命令栏，中间几个浮动窗口为常用工具。
除主菜单外，上述各部件均可根据需要打开或关闭。
7.图纸方向:设置图纸是纵向和横向。
通常情况下，在绘图及显示时设为横向，在打印时设为纵向。
8.网格设置。
Protel99 SE提供了线状网络（Lines）和点状网络（Dots）两种不同的网状的网格。
9.执行菜单命令“Design\Options”，在弹出的“Document options”对话框中选择“Organization”选项卡中，可以分别填写设计单位名称，单位地址，图纸编号及图纸的总数，文件的标题名称以及版本号或日期等。
EDA试题答案2
在EDA发展的_________阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板（PCB）布局布线等工作。
A.CADB.CAEC.EDAD.VHDL2【单选题】在EDA发展的_______阶段，人们可与将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将许多单点工具集成在一起使用。
A CADB CAEC EDAD VHDL3【单选题】将设计的系统或电路按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程称为( ).A设计输入B设计输出C仿真D综合4【单选题】在设计输入完成后，应立即对设计文件进行（）A编辑B编译C功能仿真D时序仿真5【单选题】在设计处理工程中，可产生器件编程使用的数据文件，对于CPLD来说是产生（）A熔丝图B位流数据C图形D仿真6【单选题】在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是生成（）A熔丝图B位流数据C图形D仿真7【单选题】在C语言的基础上演化而来的硬件描述语言是（）A VHDLB Verilog HDLC AHDD CUPL8【单选题】基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为（）设计法。
A底向上B自顶向下C积木式D定层9【单选题】在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（）。
A仿真器B综合器C适配器D下载器10【单选题】在EDA工具中，能完成在目标系统器件上布局布线软件称为（）A仿真器B综合器C适配器D下载器11【单选题】基于可编程器件EDA技术主要包括四大要素：大规模可编程器件、硬件描述语言、实验开发系统和()A软件开发工具B监控程序模块C模拟器件及接口D硬件电路仿真器件测试12【单选题】大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）。
A FPGA全称为复杂可编程逻辑器件B FPGA是基于乘积项结构的可编程逻辑器件C基于SRAM的FPGA器件，在每次上电后必须进行一次配置D在Altera公司生产的器件中，MAX7000系列属FPGA结构13【单选题】EPF10K30TC144-4具有多少个管脚（）。
电子设计自动化(eda)期末考试试题及答案
三、改错；找到5处错误并改正（10分）LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ；ENTITY CNT4 ISPORT ( CLK ：IN STD_LOGIC ;Q ：OUT STD_LOGIC_VECTOR(3 DOWNTO 0））END ；ARCHITECTURE bhv OF CNT ISSIGNAL Q1 : STD_LOGIC_VECTOR（3 DOWNTO 0）；BEGINPROCESS （CLK）BEGINIF CLK'EVENT AND CLK THENQ1 〈= Q1 + 1 ;END PROCESS ；Q 〈= Q1 ；END bhv;四、设计,要求写出完整的vhdl代码。
(65分）1、16位硬件加法器，要求有进位输入和进位输出。
（15分）2、七段数码管译码显示电路设计(数码管共阳极接法）（12分)要求输入BCD码，输出驱动数码管显示0到93、十进制加法计数器，要求有复位功能。
(13分）4、上升沿触发的D触发器，要求用三种方式描述,实体可只写一个。
（15分）B ： IN STD_LOGIC_VECTOR（15 DOWNTO 0) ；S ： OUT STD_LOGIC_VECTOR(15 DOWNTO 0) ；COUT ： OUT STD_LOGIC )；END ADDER4B ;ARCHITECTURE behav OF ADDER16 ISSIGNAL SINT : STD_LOGIC_VECTOR(16 DOWNTO 0）；SIGNAL AA,BB ： STD_LOGIC_VECTOR（16 DOWNTO 0） ; BEGINAA〈='0'&A ；BB<=’0'＆B ;SINT <= AA + BB + CIN ；S <= SINT(15 DOWNTO 0）；COUT <= SINT（16）；END behav ；实体正确7分，能完成加法5分,进位正确3分2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）要求输入BCD码，输出驱动数码管显示0到9LIBRARY IEEE ；USE IEEE.STD_LOGIC_1164。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1-1 EDA技术与ASIC设计与FPGA开发有什么关系? P3~4答:利用EDA技术进行电子系统设计的最后目标就是完成专用集成电路ASIC的设计与实现;FPGA与CPLD就是实现这一途径的主流器件。
FPGA与CPLD通常也被称为可编程专用IC,或可编程ASIC。
FPGA与CPLD的应用就是EDA技术有机融合软硬件电子设计技术、SoC(片上系统)与ASIC设计,以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比,VHDL有什么特点? P6答:编译器将软件程序翻译成基于某种特定CPU的机器代码,这种代码仅限于这种CPU而不能移植,并且机器代码不代表硬件结构,更不能改变CPU的硬件结构,只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标就是底层的电路结构网表文件,这种满足VHDL设计程序功能描述的电路结构,不依赖于任何特定硬件环境;具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中,具有明显的能动性与创造性,它不就是机械的一一对应式的“翻译”,而就是根据设计库、工艺库以及预先设置的各类约束条件,选择最优的方式完成电路结构的设计。
l-3什么就是综合?有哪些类型?综合在电子设计自动化中的地位就是什么? P5什么就是综合? 答:在电子设计领域中综合的概念可以表示为:将用行为与功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答:(1)从自然语言转换到VHDL语言算法表示,即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level,RTL),即从行为域到结构域的综合,即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示,即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。
综合在电子设计自动化中的地位就是什么? 答:就是核心地位(见图1-3)。
综合器具有更复杂的工作环境,综合器在接受VHDL程序并准备对其综合前,必须获得与最终实现设计电路硬件特征相关的工艺库信息,以及获得优化综合的诸多约束条件信息;根据工艺库与约束条件信息,将VHDL程序转化成电路实现的相关信息。
1-4在EDA技术中,自顶向下的设计方法的重要意义就是什么? P7~10答:在EDA技术应用中,自顶向下的设计方法,就就是在整个设计流程中各设计环节逐步求精的过程。
1-5 IP在EDA技术的应用与发展中的意义就是什么? P11~12答:IP核具有规范的接口协议,良好的可移植与可测试性,为系统开发提供了可靠的保证。
第二章2-1 叙述EDA的FPGA/CPLD设计流程。
P13~16答:1、设计输入(原理图/HDL文本编辑);2、综合;3、适配;4、时序仿真与功能仿真;5、编程下载;6、硬件测试。
2-2 IP就是什么?IP与EDA技术的关系就是什么? P24~26IP就是什么? 答:IP就是知识产权核或知识产权模块,用于ASIC或FPGA/CPLD 中的预先设计好的电路功能模块。
IP与EDA技术的关系就是什么? 答:IP在EDA技术开发中具有十分重要的地位;与EDA技术的关系分有软IP、固IP、硬IP:软IP就是用VHDL等硬件描述语言描述的功能块,并不涉及用什么具体电路元件实现这些功能;软IP通常就是以硬件描述语言HDL源文件的形式出现。
固IP就是完成了综合的功能块,具有较大的设计深度,以网表文件的形式提交客户使用。
硬IP提供设计的最终阶段产品:掩模。
2-3 叙述ASIC的设计方法。
P18~19答:ASIC设计方法,按版图结构及制造方法分有半定制(Semi-custom)与全定制(Full-custom)两种实现方法。
全定制方法就是一种基于晶体管级的,手工设计版图的制造方法。
半定制法就是一种约束性设计方式,约束的目的就是简化设计,缩短设计周期,降低设计成本,提高设计正确率。
半定制法按逻辑实现的方式不同,可再分为门阵列法、标准单元法与可编程逻辑器件法。
2-4 FPGA/CPLD在ASIC设计中有什么用途? P16,18答:FPGA/CPLD在ASIC设计中,属于可编程ASIC的逻辑器件;使设计效率大为提高,上市的时间大为缩短。
2-5 简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具,及其在整个流程中的作用。
P19~23答:基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有:设计输入编辑器(作用:接受不同的设计输入表达方式,如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。
);HDL综合器(作用:HDL综合器根据工艺库与约束条件信息,将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息,并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理);仿真器(作用:行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试);适配器(作用:完成目标系统在器件上的布局与布线);下载器(作用:把设计结果信息下载到对应的实际器件,实现硬件设计)。
第三章3-1 OLMC(输出逻辑宏单元)有何功能?说明GAL就是怎样实现可编程组合电路与时序电路的。
P34~36OLMC有何功能? 答:OLMC单元设有多种组态,可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。
说明GAL就是怎样实现可编程组合电路与时序电路的? 答:GAL(通用阵列逻辑器件)就是通过对其中的OLMC(输出逻辑宏单元)的编程与三种模式配置(寄存器模式、复合模式、简单模式),实现组合电路与时序电路设计的。
3-2 什么就是基于乘积项的可编程逻辑结构? P33~34,40答:GAL、CPLD之类都就是基于乘积项的可编程结构;即包含有可编程与阵列与固定的或阵列的PAL(可编程阵列逻辑)器件构成。
3-3 什么就是基于查找表的可编程逻辑结构? P40~41答:FPGA(现场可编程门阵列)就是基于查找表的可编程逻辑结构。
3-4 FPGA系列器件中的LAB有何作用? P43~45答:FPGA(Cyclone/Cyclone II)系列器件主要由逻辑阵列块LAB、嵌入式存储器块(EAB)、I/O单元、嵌入式硬件乘法器与PLL等模块构成;其中LAB(逻辑阵列块)由一系列相邻的LE(逻辑单元)构成的;FPGA可编程资源主要来自逻辑阵列块LAB。
3-5 与传统的测试技术相比,边界扫描技术有何优点? P47~50答:使用BST(边界扫描测试)规范测试,不必使用物理探针,可在器件正常工作时在系统捕获测量的功能数据。
克服传统的外探针测试法与“针床”夹具测试法来无法对IC内部节点无法测试的难题。
3-6 解释编程与配置这两个概念。
P58答:编程:基于电可擦除存储单元的EEPROM或Flash技术。
CPLD一股使用此技术进行编程。
CPLD被编程后改变了电可擦除存储单元中的信息,掉电后可保存。
电可擦除编程工艺的优点就是编程后信息不会因掉电而丢失,但编程次数有限,编程的速度不快。
配置:基于SRAM查找表的编程单元。
编程信息就是保存在SRAM中的,SRAM在掉电后编程信息立即丢失,在下次上电后,还需要重新载入编程信息。
大部分FPGA 采用该种编程工艺。
该类器件的编程一般称为配置。
对于SRAM型FPGA来说,配置次数无限,且速度快;在加电时可随时更改逻辑;下载信息的保密性也不如电可擦除的编程。
3-7 请参阅相关资料,并回答问题:按本章给出的归类方式,将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD;将基于查找表的可编程逻辑结构的PLD器什归类为FPGA,那么,APEX系列属于什么类型PLD器件? MAX II系列又属于什么类型的PLD器件?为什么? P54~56答:APEX(Advanced Logic Element Matrix)系列属于FPGA类型PLD器件;编程信息存于SRAM中。
MAX II系列属于CPLD类型的PLD器件;编程信息存于EEPROM 中。
第四章4-1:画出与下例实体描述对应的原理图符号元件:ENTITY buf3s IS -- 实体1:三态缓冲器PORT (input : IN STD_LOGIC ; -- 输入端enable : IN STD_LOGIC ; -- 使能端output : OUT STD_LOGIC ) ; -- 输出端END buf3x ;ENTITY mux21 IS --实体2: 2选1多路选择器PORT (in0, in1, sel : IN STD_LOGIC;output : OUT STD_LOGIC);4-1、答案4-2、图3-30所示的就是4选1多路选择器,试分别用IF_THEN语句与CASE语句的表达方式写出此电路的VHDL程序。
选择控制的信号s1与s0的数据类型为STD_LOGIC_VECTOR;当s1='0',s0='0';s1='0',s0='1';s1='1',s0='0'与s1='1',s0='1'分别执行y<=a、y<=b、y<=c、y<=d。
4-2、答案LIBRARY IEEE;USE IEEE、STD_LOGIC_1164、ALL;ENTITY MUX41 ISPORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号a,b,c,d:IN STD_LOGIC; --输入信号y:OUT STD_LOGIC);--输出端END ENTITY;ARCHITECTURE ART OF MUX41 ISBEGINPROCESS(s)BEGINIF (S="00") THEN y<=a;ELSIF (S="01") TH EN y<=b;ELSIF (S="10") TH EN y<=c;ELSIF (S="11") TH EN y<=d;ELSE y<=NULL;END IF;EDN PROCESS;END ART;LIBRARY IEEE;USE IEEE、STD_LOGIC_1164、ALL;ENTITY MUX41 ISPORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0); --输入选择信号a,b,c,d:IN STD_LOGIC; --输入信号y:OUT STD_LOGIC);--输出端END MUX41;ARCHITECTURE ART OF MUX41 ISBEGINPROCESS(s)BEGINCASE s ISWHEN “00” => y<=a;WHEN “01” => y<=b;WHEN “10” => y<=c;WHEN “11” => y<=d;WHEN OTHERS =>NULL;END CASE;END PROCESS;END ART;4-3、图3-31所示的就是双2选1多路选择器构成的电路MUXK,对于其中MUX21A,当s='0'与'1'时,分别有y<='a'与y<='b'。