数电设计报告 T触发器
数字电路实验报告触发器
一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。
它有两个稳定的状态：SET（置位）和RESET（复位）。
触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。
（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。
2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。
（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。
3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
基本触发器实验报告
基本触发器实验报告一、实验目的本实验旨在掌握基本触发器的工作原理和使用方法，通过实验验证其稳定性和可靠性。
二、实验原理基本触发器是一种常用的数字电路元件，主要用于存储和传输数字信号。
常见的基本触发器包括RS触发器、D触发器、JK触发器和T触发器。
RS触发器由两个输入端R和S以及两个输出端Q和Q'组成。
当R=0，S=1时，Q=1，Q'=0；当R=1，S=0时，Q=0，Q'=1；当R=S=1时，保持原状态不变；当R=S=0时，禁止状态转换。
D触发器只有一个输入端D和两个输出端Q和Q'。
当D为高电平时，Q为高电平；当D为低电平时，Q为低电平。
JK触发器由三个输入端J、K和CLK以及两个输出端Q和Q'组成。
当CLK上升沿到来时，若J为高电平，则Q取反；若K为高电平，则Q 不变。
当J与K同时为高电平时，则保持原状态不变。
T触发器只有一个输入端T和两个输出端Q和Q'。
当T为高电平时，在CLK上升沿到来时，若Q为低电平，则Q为高电平；若Q为高电平，则Q为低电平。
三、实验器材数字逻辑实验箱、示波器、信号源、多用表等。
四、实验步骤1. 按图连接RS触发器，设置R=0，S=1，观察输出端Q和Q'的变化情况；2. 将R和S接反，设置R=1，S=0，观察输出端Q和Q'的变化情况；3. 将R和S均设为1，观察输出端Q和Q'的变化情况；4. 将R和S均设为0，观察输出端Q和Q'的变化情况；5. 按图连接D触发器，将输入端D接到信号源上，并设置不同的输入信号频率和占空比，观察输出端Q的变化情况；6. 按图连接JK触发器，将J和K接到信号源上，并设置不同的输入信号频率和占空比，观察输出端Q的变化情况；7. 按图连接T触发器，将输入端T接到信号源上，并设置不同的输入信号频率和占空比，观察输出端Q的变化情况。
五、实验结果与分析1. RS触发器：当R=0时，输出端Q为1，Q'=0；当S=0时，输出端Q为0，Q'=1；当R=S=1时，输出端Q和Q'不变；当R=S=0时，输出端Q和Q'保持原状态不变。
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
触发器_实验报告
一、实验目的1. 理解和掌握触发器的基本原理和功能。
2. 熟悉基本RS、JK、D和T触发器的逻辑功能及其应用。
3. 学习触发器之间相互转换的方法。
4. 通过实验，加深对触发器在数字电路中的应用理解。
二、实验原理触发器是一种具有记忆功能的电子器件，它可以根据输入信号和时钟脉冲的变化，在两个稳定状态之间进行切换。
触发器在数字电路中有着广泛的应用，如计数器、寄存器、时序电路等。
触发器根据时钟脉冲的触发方式分为同步触发器和异步触发器。
同步触发器在时钟脉冲的上升沿或下降沿发生状态转换，而异步触发器则不受时钟脉冲的限制，可以在任何时刻发生状态转换。
三、实验仪器与设备1. 双踪示波器2. 数字万用表3. 数字电路实验箱4. 74LS00（二输入端四与非门）5. 74LS74（双D触发器）6. 74LS76（双J-K触发器）四、实验内容与步骤1. 基本RS触发器功能测试（1）搭建基本RS触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在S、R端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结RS触发器的逻辑功能。
2. JK触发器功能测试（1）搭建JK触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在J、K端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结JK触发器的逻辑功能。
3. D触发器功能测试（1）搭建D触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在D端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结D触发器的逻辑功能。
4. T触发器功能测试（1）搭建T触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在T端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结T触发器的逻辑功能。
5. 触发器之间相互转换（1）分析基本RS触发器与JK触发器之间的转换方法。
（2）分析基本RS触发器与D触发器之间的转换方法。
（3）分析基本RS触发器与T触发器之间的转换方法。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及其在数字电路中的应用。
通过实际操作和观察，验证触发器的逻辑功能，提高对数字电路的理解和设计能力。
二、实验原理（一）触发器的定义和分类触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
根据其逻辑功能的不同，可分为 RS 触发器、JK 触发器、D 触发器和 T 触发器等。
（二）RS 触发器RS 触发器是最简单的触发器类型，由两个与非门交叉连接而成。
它具有两个输入端：R（复位端）和 S（置位端）。
当 R 为 0 且 S 为 1 时，触发器被置位；当 R 为 1 且 S 为 0 时，触发器被复位；当 R 和 S都为 1 时，触发器状态保持不变；当 R 和 S 都为 0 时，触发器状态不定，这是不允许的输入情况。
（三）JK 触发器JK 触发器在 RS 触发器的基础上增加了两个输入端 J 和 K。
当 J 为1 且 K 为 0 时，触发器被置位；当 J 为 0 且 K 为 1 时，触发器被复位；当 J 和 K 都为 1 时，触发器状态翻转；当 J 和 K 都为 0 时，触发器状态保持不变。
（四）D 触发器D 触发器的输入端只有一个 D。
在时钟脉冲的上升沿，D 触发器将输入 D 的值存储到输出端 Q。
（五）T 触发器T 触发器只有一个输入端 T。
当 T 为 1 时，在时钟脉冲的作用下，触发器状态翻转；当 T 为 0 时，触发器状态保持不变。
三、实验设备与器材1、数字电路实验箱2、 74LS00（四 2 输入与非门）芯片3、 74LS74（双 D 触发器）芯片4、 74LS112（双 JK 触发器）芯片5、示波器6、直流电源7、逻辑电平测试笔8、连接导线若干四、实验内容及步骤（一）RS 触发器实验1、按照图 1 所示，在实验箱上使用 74LS00 芯片搭建 RS 触发器电路。
2、分别将 R 和 S 端接入逻辑电平测试笔，设置不同的输入组合（00、01、10、11），观察并记录输出端 Q 和 Q'的电平状态。
T触发器的设计
摘要在数字系统中，除了能够进行逻辑运算和算术运算的组合逻辑电路外，还需要具有记忆功能的时序逻辑电路。
触发器是最基本、最重要的时序单元电路，也是构成时序逻辑电路的基本单元电路。
触发器由集成逻辑门电路加上适当的反馈电路组成，有两个互补的输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器具有不同的逻辑功能，根据电路结构和触发方式可分成不同的种类。
在所有的触发器中，基本RS触发器是构成其他各种触发器的基础。
将两个RS触发器串联可以组成主从型JK触发器，再将JK触发器的两个输入端J、K连接起来作为一个输入信号，则构成了T触发器。
Altera Quartus II 作为一种可编程逻辑的设计环境，提供了完全集成且与电路结构无关的开发包环境，具有数字设计逻辑的全部特性。
我们可以用这个软件进行T触发器的设计与仿真。
关键词：数字电路T触发器 Quartus目录摘要 (1)1 设计原理说明 (3)1.1 RS触发器和JK触发器的电路结构和逻辑功能 (3)1.2 T触发器原理说明 (5)1.3 EDA技术及设计软件Quartus II介绍 (6)2 T触发器的设计与仿真 (8)2.1 T触发器的硬件实现 (8)2.2 T触发器的编程实现 (10)心得体会 (13)参考文献 (14)T触发器的设计1 设计原理说明1.1 RS触发器和JK触发器的电路结构和逻辑功能在所有的触发器中，结构最简单的是基本RS触发器，基本RS触发器是构成其他各种触发器的基础，其电路形式有两种：与非门结构和或非门结构。
把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图1-1所示。
它有两个输入端R、S和两个输出端Q、_ Q。
图1-1 基本RS触发器结构图基本RS触发器的逻辑方程为：Q1+n=_S+RQ n(1-1)约束方程为：R+S=1 (1-2)表1-1 两个与非门组成的基本RS触发器的功能表R S Q n Q1+n功能000不用不允许001不用0100Q1+n=0，置0 01101001Q1+n=1，置1为了提高触发器工作的可靠性，希望触发器的翻转在某一时刻进行，即要求触发器的输出在一个CP周期内，输出状态只能改变一次。
实验报告 触发器
实验报告触发器实验报告：触发器引言：触发器是数字电路中常见的重要元件，它可以存储和控制信号的传输。
本实验旨在通过实际搭建触发器电路，了解其工作原理和应用。
一、实验目的本实验的目的是通过实际搭建触发器电路，掌握触发器的工作原理、特性和应用。
二、实验器材和原理2.1 实验器材：- 电路实验板- 电源- 电压表- 电流表- 逻辑门芯片- 连接线2.2 实验原理：触发器是一种存储器件，可以存储和控制信号的传输。
它由多个逻辑门组成，根据输入信号的不同，可以分为RS触发器、D触发器、JK触发器和T触发器等多种类型。
三、实验步骤3.1 搭建RS触发器电路首先，将两个逻辑门芯片连接在电路实验板上，一个作为RS触发器的输入端，另一个作为输出端。
然后，将电源和适当的电阻连接到逻辑门芯片上，以提供所需的电压和电流。
最后，根据电路图连接连线，搭建完整的RS触发器电路。
3.2 检验和调试电路在搭建好电路后，使用电压表和电流表检验电路的电压和电流是否正常。
如果有异常，需要及时排除故障。
然后，通过改变输入信号，观察输出信号的变化。
根据实验结果，对电路进行调试，确保触发器的正常工作。
3.3 测试触发器的特性在调试完电路后，可以进行一些实验来测试触发器的特性。
例如，可以通过改变输入信号的频率和占空比，观察输出信号的变化。
还可以通过改变逻辑门芯片的类型，比较不同类型触发器的性能差异。
四、实验结果和分析通过实验，我们可以得到触发器的工作特性和性能数据。
根据实验结果，我们可以分析触发器的优缺点，以及在数字电路设计中的应用。
五、实验总结触发器作为数字电路中的重要元件，在现代电子技术中得到了广泛应用。
通过本实验，我们深入了解了触发器的工作原理、特性和应用。
同时，我们也学会了搭建触发器电路、调试电路和分析实验结果的方法。
六、实验心得通过本次实验，我深刻认识到了触发器在数字电路中的重要性。
触发器可以存储和控制信号的传输，是数字电路中的核心部件之一。
数电实验触发器实验报告
数电实验触发器实验报告引言触发器是数字电路中常用的元件，它可以储存和控制输入信号的状态。
在数电实验中，我们进行了触发器的实验，旨在探究触发器的工作原理和应用。
实验目的本实验的目的是： 1. 了解触发器的基本概念和分类； 2. 掌握触发器的工作原理；3. 学会使用触发器设计和实现基本的时序电路。
实验材料和设备1.数字电路实验箱；2.7400四路二输入与非门芯片；3.7402四路二输入与非门芯片；4.7408四路二输入与门芯片；5.7432四路二输入或门芯片；6.74165八位平行装载输入八位并行输出移位存储器芯片；7.电路连接导线；8.示波器。
实验步骤实验一：SR触发器的应用1.将SR触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验二：JK触发器的应用1.将JK触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验三：D触发器的应用1.将D触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验四：T触发器的应用1.将T触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验五：时序电路的设计1.使用74LS165芯片进行时序电路的设计；2.根据设计要求，连接芯片及其他元件；3.调试硬件连接，确保电路连接无误；4.给予输入信号，观察时序电路的输出变化；5.记录观察结果。
实验结果与分析实验一：SR触发器的应用观察实验一中的SR触发器，当S=0，R=0时，输出保持不变。
当S=1，R=0时，输出为1。
当S=0，R=1时，输出为0。
当S=1，R=1时，输出无法确定，可能产生非正常状态。
触发器实验报告
触发器实验报告触发器实验报告引言触发器是数字电路中常用的组合逻辑电路，用于储存和记忆数据，并实现时序逻辑功能。
本实验通过实验板上的电路元件和电路模块，设计和配置不同类型的触发器电路，实现相应的功能，并加深对触发器的原理和应用的理解。
一、实验目的1. 理解触发器的工作原理；2. 掌握触发器的设计和配置方法；3. 掌握触发器的应用技巧。
二、实验仪器和器件1. 实验板：包括触发器模块、电源插座和数字电路板；2. 电源线；3. 按钮开关；4. LED灯；5. 连线。
三、实验内容与步骤1. J-K触发器的设计和配置（1）将J-K触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与J-K触发器连接，并根据需要配置J、K输入信号和时钟信号；（3）通过实验配置J-K触发器，并观察LED灯的亮灭情况。
2. D触发器的设计和配置（1）将D触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与D触发器连接，并根据需要配置D输入信号和时钟信号；（3）通过实验配置D触发器，并观察LED灯的亮灭情况。
3. T触发器的设计和配置（1）将T触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与T触发器连接，并根据需要配置T输入信号和时钟信号；（3）通过实验配置T触发器，并观察LED灯的亮灭情况。
四、实验结果与分析本次实验中，我成功设计和配置了J-K触发器、D触发器和T触发器电路，并通过实验得到了相应的结果。
在配置J-K触发器时，当J=1、K=1并且时钟信号上升沿到来时，LED灯亮起；当J=0、K=1并且时钟信号上升沿到来时，LED灯熄灭。
在配置D触发器时，当D=1并且时钟信号上升沿到来时，LED灯亮起；当D=0并且时钟信号上升沿到来时，LED灯熄灭。
在配置T触发器时，当T=1并且时钟信号上升沿到来时，LED灯状态取反；当T=0并且时钟信号上升沿到来时，LED灯保持原状态不变。
五、实验总结通过本次实验，我进一步掌握了触发器的原理和应用方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 EDA、VHDL简介EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM·toM60n)的缩写。
由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。
从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。
EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。
采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。
由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。
并且可减少芯片的数量，缩小系统体积，降低能源消耗，提高了系统的性能和可靠性。
能全方位地利用计算机自动设计、仿真和调试。
硬件描述语言——VHDLVHDL的简介VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。
1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。
目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。
VHDL的英文全写是：VHSIC （Very High eed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。
因此它的应用主要是应用在数字电路的设计中。
VHDL语言的特点VHDL是一种用普通文本形式设计数字系统的硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口，可以在任何文字处理软件环境中编辑。
除了含有许多具有硬件特征的语句外，其形式、描述风格及语法十分类似于计算机高级语言。
VHDL程序将一项工程设计项目（或称设计实体）分成描述外部端口信号的可视部分和描述端口信号之间逻辑关系的内部不可视部分，这种将设计项目分成内、外两个部分的概念是硬件描述语言（HDL）的基本特征。
当一个设计项目定义了外部界面（端口），在其内部设计完成后，其他的设计就可以利用外部端口直接调用这个项目。
VHDL的主要特点如下：1. 作为HDL的第一个国际标准，VHDL具有很强的可移植性。
2. 具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中的错误消除在电路系统装配之前，在设计早期就能检查设计系统功能的可行性，有很强的预测能力。
3. VHDL有良好的可读性，接近高级语言，容易理解。
4. 系统设计与硬件结构无关，方便了工艺的转换，也不会因工艺变化而使描述过时。
5. 支持模块化设计，可将大规模设计项目分解成若干个小项目，还可以把已有的设计项目作为一个模块调用。
6. 对于用VHDL完成的一个确定设计，可以利用EDA工具进行逻辑综合和优化，并能自动地把VHDL描述转变成门电路级网表文件。
7. 设计灵活，修改方便，同时也便于设计结果的交流、保存和重用，产品开发速度快，成本低。
VHDL的设计流程它主要包括以下几个步骤：1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。
通常VHDL 文件保存为.vhd文件，Verilog文件保存为.v文件。
2.使用编译工具编译源文件。
3.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）4.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。
逻辑综合软件会生成.edf或.edif 的EDA工业标准文件。
5.布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放PLD/FPGA内。
6.时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。
（也叫后仿真）通常以上过程可以都在PLD/FPGA厂家提供的开发工具。
7.烧写器件2 CPLD简介CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
CPLD的特点：它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。
几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。
CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。
3 maxpluse简介Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。
设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。
其设计速度非常快。
对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。
设计处理一般在数分钟内内完成。
特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。
MaxpluseII设计流程1.设计输入在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。
自90年代初，Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。
2.设计编译设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。
3.设计仿真需要利用在布局布线中获得的精确参数再次验证电路的时序4.分析时间该功能可以分析各信号到输出端的时间迟延，可以给出迟延矩阵和最高工作频率。
5.器件编程当设计全部完成后，就可以将生成的目标文件下载到芯片，实际验证实际的准确性。
4 设计原理及方法原理：基于需要使用具有记忆功能的基本逻辑单元，能够存储1位二值信号的基本单元电路而制成触发器，而触发器必须具备以下基本特征：1、具有两个能自行保持的稳定状态，用以表示逻辑状态的0和1，或二进制数的0和1.2、在触发信号的操作下，根据不同信号输入可置成1或0状态。
然而根据功能的要求：当控制信号T=1时，每来一个时钟信号它的状态就翻转一次；当控制信号T=0时，时钟信号到达后它的状态保持不变。
因此，制作出T触发器。
T因此可以得到T触发器的特征方程：J=TQ’+T’Q状态图：T触发器是在基本触发器SR触发器基础上设计的，是由时钟控制的触发器。
因此，我们必须熟知SR触发器的动作特点，熟悉它的功能、工作原理、电路结构：动作特点：1、只有当CLK变成有效电平时，触发器才能接收输入信号，并按照输入信号将触发器的输出置成相应的状态；2、在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。
电路结构：由两个与非门构成SR锁存器和由两个与非门构成的输入控制电路。
工作原理：当CLK=0时，输出状态保持原来的不变；当触发信号CLK变成高电平时，输出状态根据S和R的信号发生变化。
5 系统组成6 硬件设计1、实验原理图：2、电路说明：电路是由两个输入和两个输出构成，T为脉冲输入信号，CLK为触发器的控制信号，Q、J为输出信号。
图中拥有两个三端输入的与非门和两个二端输入的与非门，当T、CLK、Q都为1时，则J就会发生翻转由0变成1。
当T=0，其它不变时，则J不会发生翻转。
T触发器的框架图：T是脉冲输入端，Q为输出端。
3、仿真图7 软件编程1、源程序代码：LIBRARY IEEE; //使用IEEE库可见USE IEEE.std_logic_1164.ALL; //调用IEEE库中的程序包ENTITY T_FF IS /建立实体T_FFPORT(T,clock,reset:IN std_logic; //定义输入变量T、CLOCKQ,Qbar:OUT std_logic); //定义输出变量Q、QbarEND T_FF;ARCHITECTURE behav OF T_FF IS //在T_FF中定义结构体behavBEGIN //开始并行处理PROCESS(clock,reset)V ARIABLE state:std_logic;BEGINIF(reset='0')THEN state:='0';ELSIF rising_edge(clock)THENIF T='1'THENstate:=NOT state;END IF;END IF;Q<=state; //state发生变化时，Q的值在delta延迟不发生更新Qbar<=NOT state; //Qbar在下一次输入时更新END PROCESS;END behav;2、软件流程3、仿真图：8 系统调试1、程序调试启动maxpluseII软件建立编程文件，敲入程序代码，点击保存。
保存完后，点击运行按钮，则出现以下错误：错误：Error:Line 1,File d;\maxpluse\vhdl\wodechengxu.tdfTDF syntax error:Expected ASSERT,CONSTANT,DEFINE,DESIGN,FUNCTION,IF,OPTIONS,PARAMETERS,SUBDESIGH,orTITLEbut found a symbolic name”LIBRARY”.解决：通过在网上搜索以及问同学将错误改正；即，将程序复制，关闭程序所在文档，重新建立文档，将程序粘贴进去。