12.8鉴相器(PD)
锁相环的电路组成、器件参数及工作原理
摘要：简单介绍了锁相环电路的基本概念及原理，以通用型集成锁相环4046为例主要介绍了锁相环的电路组成、器件参数及工作原理，并对COMS集成锁相环CC4046的应用做了简单研究。
关键词：锁相环鉴相器压控振荡器1 引言锁相环作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。
20世纪70年代以后随着集成电路技术的飞速发展，出现了多种型号的集成锁相环产品，其中模拟式集成锁相环以NE/SE 560系列最为常用，COMS集成锁相环CD/CC4046最具代表性。
两者基本原理相同，区别在于前者的鉴相器由模拟电路组成，而后者由逻辑电路组成。
2 锁相环的基本概念所谓锁相，就是相位同步的自动控制。
完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称PLL（Phase Locked Loop)。
最典型的锁相环由鉴相器（Phase Detector）,环路滤波器（Loop Filter）,压控振荡器（Voltage Controlled Oscillator）三部分组成，如图1所示。
图1 PLL功能框图其中，鉴相器相位比较作用，其输出电压反映两个输入信号间的相位差（与频率之差成线性关系）的大小。
该电路通过具有低通特性的环路滤波器后，建立起一个平均电压，作用于VCO的控制输入端，VCO的振荡频率则由其控制电压的大小决定，当控制电压=0时，对应的振荡频率称为VCO的固有频率。
整个环路根据负反馈的原理构成，鉴相器的输出电压总是朝着减小VCO振荡频率与输入信号之差的方向变化，直到VCO振荡频率与输入信号频率获得一致，当这种情况出现时，称VCO的频率锁定于输入信号的频率或简称锁定。
环路由失锁状态进入锁定状态的过程称为捕捉过程。
在捕捉过程中，VCO振荡频率逐渐趋同于输入信号频率的现象，称作频率牵引。
在频率牵引过程中，环路有能力自行锁定的最大输入信号频率范围称为捕捉频带或简称捕捉带，它是反映捕捉能力优劣的一个重要指标。
(完整版)锁相环工作原理
基本组成和锁相环电路1、频率合成器电路频率合成器组成：频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。
如图3-4所示。
在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。
本振源通常是由锁相环电路（Phase-Locked Loop）来实现。
2.锁相环：它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域3.锁相环基本原理：锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。
⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。
在PLL中，压控振荡器实际上是把控制电压转换为相位。
1、压控振荡器的输出经过采集并分频；2、和基准信号同时输入鉴相器；3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；4、控制VCO，使它的频率改变；5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。
锁相环电路是一种相位负反馈系统。
一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。
锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。
晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。
一种全数字半速率鉴相器的设计
一种全数字半速率鉴相器的设计邓军勇【摘要】The phase detector is a critical part of high-speed clock and data recovery circuit. Its performance has great influence on the whole system. According to a system analysis,a design scheme of all-digital half-rate phase detector is proposed in this paper. According to the full custom design flow,the circuit design and simulation were accomplished with the process of SMIC 0.18 μm CMOS mixed-signal. The simulation result shows that the circuit can work stably in the 2.5 Gb/s transceiver circuit.%鉴相器是高速时钟数据恢复环路的关键电路，其性能的优劣直接影响了整个系统的工作。
通过系统分析，提出了一种全数字半速率鉴相器设计方案，按照全定制设计流程采用SMIC 0.18μm CMOS混合信号工艺完成了电路的设计、仿真。
结果表明该电路在2.5 Gb/s收发器电路中可以稳定可靠地工作。
【期刊名称】《现代电子技术》【年(卷),期】2014(000)009【总页数】4页(P145-147,153)【关键词】CMOS电路;鉴相器;半速率结构;混合信号【作者】邓军勇【作者单位】西安邮电大学电子工程学院，陕西西安 710121【正文语种】中文【中图分类】TN47-340 引言随着集成电路性能的不断提高和网络技术的日益发展，数据处理量和交换量越来越大，人们要求数据传输的速率越来越快，对通信带宽的要求也越来越高[1]。
频率综合器
西安交通大学微电子研究所
改进后的闭环传输函数
H (s) =
I P KVCO
2π CP
(sRPCP
+ 1)
= ωn2 (1+ s / ωz )
s2
+
s
I P KVCO
2π
RP
+
I P KVCO
2π CP
s2 + 2ωnξ s + ωn2
ωn =
IP
2π CP
KVCO
ξ = RP
2
IPCP
2π
KVCO
=
Φout (s) Φin (s)
=
s2
K
/ ωRC +
s
+1
将H(s) 写成标准的2 阶系统传递函数形式
其中自然角频率(natural frequency)为: 阻尼系数(damping factor)为：
ωn和ξ存在相
互影响，无法 单独设计
Ch.10 SYN: 13 of 43
西安交通大学微电子研究所
(s)
=1−
H
(s)
=
s2
s2 + 2ξωns + 2ξωns + ωn2
输入为Δω的阶跃，对应的
Φin
(s)
=
Δω
s2
其稳态解为(终值定理)
与定性分析的结 果一致
Ch.10 SYN: 15 of 43
西安交通大学微电子研究所
瞬态分析 闭环传输函数的两个极点
当ξ>1时，两个极点都是实数，过阻尼，稳定时间很长 当ξ<1时,两个极点为共轭复数，参考频率存在频率阶跃
西安交通大学微电子研究所
锁相环原理及应用
•
当N1栅极加上控制电压uc后，它 能改变流过P1，亦即流过P2中的电流，起 到uc控制充电电流的作用。分析可得
•
uc U TN ED U TP I0 R1 R2
(5-30)
式中UTN 和UTP 分别为N沟道和P 沟道场效应管的阈电压。将(5-30)式代入 (5-29)式，得到
uc U TN ED U TP I0 8R1CT 8R2CT
• • • • • • • • • • •
•
• •
•
Pin 3, 9 = VSS VDD = 5V 70 5 55 205 mA VDD = 10V 530 20 410 710 mA VDD = 15V 1500 50 1200 1800 mA VOL LOW Level Output Voltage VDD = 5V 0.05 0 0.05 0.05 V VDD = 10V 0.05 0 0.05 0.05 V VDD = 15V 0.05 0 0.05 0.05 V VOH HIGH Level Output Voltage VDD = 5V 4.95 4.95 5 4.95 V VDD = 10V 9.95 9.95 10 9.95 V VDD = 15V 14.95 14.95 15 14.95 V VIL LOW Level Input Voltage VDD = 5V, VO = 0.5V or 4.5V 1.5 2.25 1.5 1.5 V Comparator and Signal In VDD = 10V, VO = 1V or 9V 3.0 4.5 3.0 3.0 V VDD = 15V, VO = 1.5V or 13.5V 4.0 6.25 4.0 4.0 V VIH HIGH Level Input Voltage VDD = 5V, VO = 0.5V or 4.5V 3.5 3.5 2.75 3.5 V Comparator and Signal In VDD = 10V, VO = 1V or 9V 7.0 7.0 5.5 7.0 V
PLL02
当输入信号频率固定时，锁定后 控制频差=固有频差。 稳态频差=0 ∆ 稳态相差 θ e (∞) = are sin KF ωj00 ) (
第四节 一阶环的捕获、锁定 与失锁
当F(p)=1时，环路的动 态方程是一个一阶非 线性方程。 pθ e (t ) = pθ1 (t ) − K sin θ e (t ) 1: 可以解析求解。 2：采用图解法求解。
是一个电压频率变换装置在环路中作为被控振荡器其振荡频率随输入控制电压线性地变化环路的相位模型鉴相特性鉴相器是一个相位比较装置用来检测输入信号相位?之间的相位差t
锁相技术 第二讲
• PLL的环路组成 • PLL环路的动态方程 • 一阶锁相环的捕获、锁定与失锁
锁相技术教案PLL--02
第二节 锁相环路的基本组成
u d (t ) = u d sin θ e (t )
环路滤波器LF
环路滤波器是一个线性电路，在时域中可以用 一传输算子F(p)表示，在频域中可以用传递函 数F(s)表示。 • RC积分滤波器。 • 无源比例滤波器 • 有源比例滤波器。
RC积分滤波器
RC积分滤波器是结构最简单的滤波器
传输算子是：
1 + pτ 2 F= pτ 1
环路的相位模型
上面是一个基本的锁相环路的相位模型。 下面是用锁相环组成的单环频率合成器的相位模型
压控振荡器VCO
VCO的振荡频率应随输入控制电压线性
ω 变化。 ν
式中 ν 为VCO的瞬时角频率;K0控制 灵敏度，单位是rad/s.v。
VCO具有一个各积分因子1/p，这是相位 与角频率之间的积分关系形成的。
基于MCML的鉴相器设计
1引言锁相环广泛地应用于集成电路的设计、通信、雷达、测量等领域。
在数字集成电路和便携式的通信工具的设计当中，低功耗是一个重要的设计目标，节省能源，增加电池的使用时间。
鉴相器是锁相环中的重要组成部分，用来完成系统输入信号与压控振荡器的反馈时钟信号之间频率和相位的比较[1]。
传统静态CMOS电路由于其较大的逻辑输出摆幅以及较高的功耗，在高频应用的领域受到了一定的限制。
MOS电流模逻辑（MOS Current Mode Logic，MCML）电路作为MOS电路的一种差分的电路结构，在高频运行时，与传统的CMOS电路相比较，具有功耗较低，电路功耗与工作频率无关，电路抗干扰能力较强等特点[2]。
由于MCML电路的逻辑摆幅小，其逻辑转换速度也比传统的CMOS逻辑电路要快。
所以在高频电路的设计当中，MCML电路是一种较好的电路模块。
鉴频鉴相器是锁相环中的一个较为重要的模块，其工作速度以及功耗对整体电路的性能有着很大的影响。
锁相环的相位噪声、抖动、锁定时间等性能跟鉴相器的线性度、分辨率、鉴相带宽、鉴相灵敏度等有着直接的关系[3]。
本文第一部分，对MCML的基本反相器电路结构进行分析，得到功耗和频率的关系曲线，根据需求设计MCML逻辑电路，包括与门/与非门、锁存器，列出合适的宽长比，并对单元电路进行仿真分析，在相同的条件下与传统的CMOS单元电路进行延迟和功耗的对比；第二部分，基于SMIC0.18标准CMOS工艺库，用Cadence Virtuoso设计鉴相器，得出鉴相器的晶体管级电路图；第三部分，用Hspice对所设计的鉴相器进行仿真分析，输入的频率为1GHz，电源电压为1.8V，得到鉴相器的仿真波形，得到鉴相器的功耗。
第四部分，总结鉴相器的设计方法，对比所设计的MCML鉴相器和同结构下传统的CMOS鉴相器的性能和功耗等参数。
2MCML反相器MCML反相器电路结构，如图1所示。
由三部分组成：上拉负载电阻如图1中R D、下拉开关网络如图1中M1、M2电流源如图1中M S。
锁相环电路设计
锁相环的原理2007-01-23 00:241．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
手机各电路原理射频电路内容详细,不看后悔
射频电路篇本次培训内容：手机各级电路原理及故障检修1，基带电路发话电路、受话电路、蜂鸣电路、耳机电路、 背光电路、马达电路、按键电路、充电电路、开 关机电路、摄像电路、蓝牙电路、FM电路、显示 电路、SIM卡电路、TF卡电路2，射频电路接收电路、发射电路一、手机通用的接收与发射流程天线：ANT 声表面滤波器：SAWfilter 低噪声放大器：LNA 功放：PA手机通用的接收与发射流程1、信号接收流程： 天线接收——天线匹配电路——双工器——滤波（声 表面滤波器SAWfilter）——放大（低噪声放大器 LNA）——RX_VCO混频（混频器Mixer）——放大 （可编程增益放大器PGA）——滤波——IQ解调（IQ 调制器）——（进入基带部分）GMSK解调——信道均 衡——解密——去交织——语音解码——滤波—— DAC——放大——话音输出。
手机通用的接收与发射流程2、信号发射流程： 话音采集——放大——ADC——滤波——语音编码——交织——加密——信道均衡——GMSK调制—— （进入射频部分）IQ调制（IQ调制器）——滤波—— 鉴相鉴频（鉴相鉴频器）——滤波——TX_VCO混频 （混频器Mixer）——功率放大（PA）——双工器—— 天线匹配电路——天线发射。
手机通用的接收与发射流程3、射频电路原理框图：二、射频电路的主要元件及工作原理天线：ANT 声表面滤波器：SAWfilter 低噪声放大器：LNA 功放：PA射频电路的主要元件及工作原理1、天线、匹配网络、射频连接器： • 天线（E600）：作用是将高频电磁波转化为高频信号电流。
射频电路的主要元件及工作原理• 天线匹配网络（L604、C611、C614）：主要是完成主板与 天线之间的功率匹配，以使天线的效率尽可能高。
射频连接器（J600）：又叫同轴连接器或射频开关，作 用主要是为手机的测试提供端口。
其内部是簧片的接触结 构，相当于一个机械开关，通常状态下开关处于闭合状态， 当射频线探头插入射频连接器时，簧片一端将与主板的天线 通路断开，而与射频线探头接触，此时手机与测试仪器之间 就通过射频连接器与射频线进行信号的传输。
9-5 锁相环
数字锁相环（DPLL）
9.6.1 模拟锁相环(APLL)的基本结构
锁相环由鉴相器PD 、环路滤波器LF和压控振荡器VCO 三大部分组成，并形成带有反馈的闭环结构。
ui(t) fi PD 鉴相器 uD(t) LF 环路 滤波器 uE(t) VCO 压控 振荡器 uo(t) fo
1 SS SS
V DD 16
PH I1
14
相位比较器Ⅰ
PH I2
3
=1
相位比 较器Ⅱ
2
PH O1 PH O2 PH O3
13
1
VCOO
C1 C1 R1 R2
4
R3
6 7
11 12
跟随器
VCO
9
10
VCO I DEM O
RS C2
c
INH 5
8
Vss
15
Vss
VSS
Z
2. 锁相环用于频率合成 PLL电路是将输入信号ui(t)与VCO输出信号uo(t)的相位 进行比较，使VCO的振荡频率与输入频率同步的电路。
1. 鉴相器PD——相位比较电路 实现输入信号ui(t)和压控振荡器输出uo(t)的相位鉴别。 输入信号 VCO的输出
ui (t ) Uim cos[it i ]
uo (t ) Uom cos[ot o ]
1. 鉴相器PD——相位比较电路
ui(t) fi PD 鉴相器 uD(t) LF 环路 滤波器 uE(t) VCO 压控 振荡器 uo(t) fo
3. 压控振荡器VCO——输入电压控制输出频率
ui(t) fi PD 鉴相器 uD(t) LF 环路 滤波器 uE(t) VCO 压控 振荡器 uo(t) fo