fir滤波器总结

FPGA设计有4种常用的设计思想与技巧：乒乓操作、串并转换、数据接口同步、流水线操作。

1个6阶FIR滤波器由移位寄存器单元、输入模块、查找表单元、流水加法器阵列和锁存模块组成。

Booth算法。

FIR和IIR的优缺点比较：与IIR 滤波器相比，FIR 滤波器的优点为：可以设计出具有线性相位的滤波器，从而保证信号在传输过程中不会产生失真；由于FIR 滤波器没有递归运算，所以不论在理论上或实际应用中，有限字长效应带来的运算误差都不会导致系统不稳定；只要经过一定的延时，任何非因果有限长序列都能变成因果的有限长序列，因而能用因果系统来实现；FIR 滤波器由于单位脉冲响应是有限长的，因而可用快速傅里叶变换FFT 算法来实现过滤信号，可大大提高运算效率。同样FIR 滤波器也存在其缺点：虽然可以采用加窗方法或频率取样等简单方法设计FIR 滤波器，但往往在过渡带和阻带衰减上难以满足要求，因此不得不采用多次迭代或采用计算机辅助设计，从而使设计过程变得复杂；在相同的频率特性情况下，FIR 滤波器阶次比较高，所需的存储单元多，从而提高了硬件设计成本。从以上简单比较可以看出，IIR 和FIR 滤波器各有优缺点，因此在应用时应根据技术要求及所处理信号的特点予以选择。图像处理以及数据传输等领域都要求信道具有线性相位特性，由于FIR 滤波器具有稳定性、因果性、线性相位等特点，因此在这些领域得到了广泛的应用。

超前进位加法器。

华莱士加法树。

硬件乘法器的设计。

数据吞吐率。

(1)在查阅大量中英文文献的基础上，详细分析了FIR数字滤波器的原理和

设计方法，研究了实现FIR数字滤波器的网络结构。

(2)通过对加法器和乘法器的深入研究，将Booth算法应用于乘法器的硬件

电路设计，设计了一个16×16补码乘法器的硬件电路，其时钟频率达到30 MHz以上，该乘法器可作为基本运算单元用于各种数字信号处理系统中。在此基础上设计了一个33阶的常系数低通FIR数字滤波器电路，通过改变滤波器的系数输入，可实现各种类型的FIR数字滤波器。

(3)用VHDL语言描述了一些硬件模块，通过编译仿真，这些模块达到了与原理图输入相同的功能。

(4)由于设计中将超前进位加法器放在了FIR运算的最后一步，所以超前进位加法器的延迟不再影响乘加运算的速度，在设计乘加运算时，可以通过增加流水线级数来提高乘加运算的速度。考虑到累加过程中用到了2级CSA，即4个门延迟单位，所以乘加运算速度应该能够提高到50 MHZ以上。然而，由于时间仓促，还有一些问题有待于进一步去研究：

(1)增加流水线级数能够多大程度的提高FIR滤波器的运行速度，对于系统的复杂性有多大的影响是值得考虑的问题。

(2)本设计考虑到资源问题选择了串行结构的实现方法，随着FPGA/CPLD

规模的增大，如何将FIR数字滤波器设计成多个乘法器高速并行运算的结构是一个值得进一步研究的问题。

其次对FIR滤波器的常用设计方法进行了分析说明。对滤波器进行设计,实际上就是在不同意义上对理想频率特性进行逼近。根据数值逼近方式的不同可以把设计方法分为窗函数设计法、频率采样法、等波纹逼近法等。

接着对基于FPGA的FIR滤波器实现方法进行介绍,并选用分布式算法为滤

波器的硬件实现方法。针对分布式算法中查找表规模较大的缺点,本文利用FIR线性相位滤波器的对称性,通过对查找表的分割对分布式算法进行改进,可以使查找表的规模得到极大的减小。

分布式算法导致查找表的规模增大，可以将查找表拆分然后再并行处理。

格型结构。

数字信号处理就是在有限区间使用所观测到的信号序列进行各种各样的处理。截取持续信号中部分信号的工作,可以看作是通过一个窗口釆集所看到的信号序列,这种为截取信号所使用的窗口称为窗函数。窗函数法是设计FIR滤波器的最简单方法,也称傅里叶级数法或窗口法["]。它的关键是从时域出发,用窗函数对理想滤波器冲激响应序列进行截取,以寻求适当的冲激响应序列逼近理想滤波器的冲激响应,从而实现所设计的滤波器的频率响应力在频域上逼近理想滤波器的频率响应//义6^)的目的。

戴明祯.数字信号处理的硬件实现(第一版).北京:航空工业出版社,1998,1-50.

孙友军.基于FPGA的HR数字滤波器算法研究与设计实现.冶金自动化研究设计院.2010.

[3]王大伦,王志新,王康编著.数字信号处理:理论与实践[M].北京:清华大学出版社,2010.2,35-40

[4]刘朋全.基于FPGA的FIR数字滤波器的设计和实现[D]?西北工业大学,2006.4.

LTI 数字滤波器通常分为有限脉冲响应(Finite Impulse Response,FIR)和

无限脉冲响应(Infinite Impulse Response,IIR)两大类。FIR 滤波器由有限个

采样值组成，将上述卷积的数量降低到每个采样时刻为有限个。而IIR 滤波器需要执行无限数量次卷积。FIR 滤波器相对于IIR 滤波器的优点与不足如下：优点：

1、具有严格的线性相位又具有任意的幅度；

2、FIR 滤波器的单位抽样响应是有限长的，因而滤波器性能稳定；

3、FIR 滤波器由于单位冲击响应是有限长的，因而可用快速傅里叶变换(FFT)算法来实现过滤信号，可大大提高运算效率。

不足：

1、FIR 系统的系数长度一般会比IIR 系统大，也就是说要设计一个符合要求的滤波器，FIR 系统需要较多乘法器，当以直接回旋运算执行时期效率较差。

2、此系统的输出延迟时间长。

由上面的比较可以看出，FIR 滤波器还是存在缺点的，但采用FPGA 进行FIR滤波器的设计，运用FPGA 中的算法来提高速度，缩短延迟的时间，可以使FIR滤波器符合指标的要求。随着FPGA 的快速发展，FIR 的缺点将逐渐不成为其缺点。

线性相位响应的优点如下：

1、设计问题中只有实数运算而没有复数运算，运算简单；

2、线性相位FIR 滤波器没有延时失真，仅有某一固定时延，便于设计；

3、对于长度为M(或M-1)的滤波器，其运算次数具有M/2 量级，提高运算速度，节省资源。

firls()和remez()的基本格式用于设计I 型和II 型线性相位FIR 滤波器，是偶对称滤波器，I 型和II 型的区别在于滤波器的阶数是偶数还是奇数。

1、速度的进一步提高，本设计中已应用了流水线技术来缩短设计运行的时间，但在以后的研究中，仍然可以通过算法的改进来减少所需器件的数量，以此来缩短运行时间，或找到更好的方法进行乘累加器的设计。

2、输入的方式的改变，采用串行结构，浪费运行的时间，本设计为节约时间采用的并行方式，占用的资源相对多。今后在设计对速度要求不是过高的滤波器时，可考虑采用并串结合的方式或字串行处理的方式来实现