2018北京市集成电路设计大赛数字组题目一：简易电子计算器电路设计
试题一 简易电子计算器电路设计
设计一个简易的电子计算器电路，包括数据输入处理电路，算数运算电路（包含加法、减法、乘法、除法和开方算数运算），运算结果处理电路。
所有运算电路的设计均不可使用IP 核及查找表方式进行设计。
题目包含基本要求和发挥部分。
题目不涉及实体硬件电路，所有功能的设计及仿真均在EDA 开发环境中实现，竞赛根据总体设计框图及说明、各个模块电路设计说明、时序说明、仿真结果、资源报告、设计总结和程序源代码评定成绩。
一、 任务
设计一个简易的电子计算器电路，可实现整数（0～99999999）的加、减、乘、除和开方的算数运算，运算的结果可以保存在运算结果处理电路中，后续的显示电路可以访问电路中的数据并负责显示运算结果。
显示电路不在题目的设计范围内，但运算结果处理电路要保留数据接口，用来验证运算结果。
电子计算器电路的系统框图如图1所示，包括独立按键电路、数据输入处理电路、算数运算电路和运算结果处理电路。
7
8
9
4561
23
×
-+÷√
=
AC 0
数据输入处理电路（U1）算数运算电路（U2）运算结果处理电路（U3）
KEY_[16..0]
图1 简易电子计算器电路的系统框图
独立按键电路由17个独立按键组成，每一个按键的电路如图2所示，按键定义如表1所示。
图2 按键电路图
表1 独立按键定义
二、要求
1.基本要求
（1）设计数据输入处理电路（U1）：
a)数据输入处理电路（之后用U1表示）顶层实体如图3所示，其中CLK
为时钟输入、KEY_[16..0]为17个独立按键输入信号（低电平有效）、
BUSY_P为运算结果处理电路（之后用U3表示）反馈信号（高电平有
效）、BUSY_A为算数运算电路（之后用U2表示）反馈信号（高电平
有效）、DATA1[26..0]为第一个运算数输出、DATA2[26..0]为第二个运算
数输出、ARITH[2..0]为运算控制、EN为数据使能信号（高电平有效）
图3 数据输入处理电路顶层实体
b)电子计算器通过17个独立按键将运算信息发送给U1。
U1将独立按键
输入（KEY_[16..0]）的信息转换为二进制运算数据（DATA1[26..0]与
DATA2[26..0]）和算数命令字ARITH[2..0]，并通过数据使能EN传递给
U2进行运算处理；参考时序如图4所示，其中按键低电平有效时间t1
不小于200ms，按键与按键时间间隔t2不小于500ms，算数命令字“010”
代表乘法运算（设计者需自行定义命令字）
KEY_6
KEY_13
KEY_4
KEY_16
DATA1[26..0]
DATA2[26..0]
ARITH[2..0]
EN
图4 参考时序图
c)U1可接受的输入格式有2种，第一种为加减乘除运算输入格式，第二
种为开方运算输入格式。
第一种输入格式为：不超过8位的十进制数据+运算符号（加、减、乘、除运算中的一种）+不超过8位的十进制数据+等于按键，如：“10901331+166=”，“3-360=”，“13355÷631=”均为有效输入，图4的输入的内容即为“3×5=”；第二种输入格式为：不超过8位的十进制数据+开方运算符号，如：“11223344√”，“9√”均为有效输入；开方运算时U1将运算数值赋给DATA1[26..0]，DATA2[26..0]为无效数据，U2只读取DATA1[26..0]的数据
d)U1识别按键为有效输入时，将独立按键信号转换为二进制值赋给
DATA1[26..0]、DATA2[26..0]和ARITH[2..0]，待数据稳定后触发EN使能信号，U2根据EN使能信号触发算数运算；当U1识别按键为无效输入时，EN使能信号保持低电平
e)在按键输入过程中，当U1识别输入按键为“AC”时，将清除之前所有
的输入信息
f)U1需监测反馈信号BUSY_A和BUSY_P，如果反馈信号为高电平，说
明U2或U3还没有完成运算或处理工作；因此这时再有按键输入，U1不处理按键输入信号，直至BUSY_A和BUSY_P均为低电平时为止
（2）
设计算数运算电路（U2）：
a)算数运算电路顶层实体如图5所示，其中CLK为时钟输入、DATA1[26..0]
为第一个运算数输入、DATA2[26..0]为第二个运算数输入、ARITH[2..0]为运算控制输入、EN为使能信号输入、DATA[53..0]为运算结果输出、DATA_LATCH为数据锁存信号（上升沿锁存）、BUSY为工作状态反馈信号（高电平有效）
图5 算数运算电路顶层实体
b)U2根据EN信号使电路进行计算工作，U2根据ARITH[2..0]的值判断
执行相应的算数运算；U2运算过中BUSY信号保持高电平，直至运算
完成BUSY信号恢复低电平
c)加法运算，DATA1[26..0]与DATA2[26..0]的相加结果赋给DATA[53..0]
d)减法运算，当相减结果为正数时，相减结果直接赋给DATA[53..0]；当
相减结果为负数时，DATA[53]置“1”，相减结果的绝对值赋给
DATA[52..0]
e)乘法运算，DATA1[26..0]与DATA2[26..0]的相乘结果赋给DATA[53..0]
f)除法运算，视为两个整型数据相除，DATA1[26..0]与DATA2[26..0]相除
的整数部分结果赋给DATA[53..0]
g)开方运算，视为对整型数据开方，DATA1[26..0]开方的整数部分结果赋
给DATA[53..0]
h)当计算结果DATA[53..0]的数据总线稳定后，U2发出锁存数据信号
DATA_LATCH
（3）设计运算结果处理电路（U3）：
a)运算结果处理电路顶层实体如图6所示，其中CLK为时钟输入、
DATA[53..0]为运算结果输入、DATA_LATCH为锁存信号（上升沿锁存）、
DATA_BCD15[3..0]～DATA_BCD0[3..0]为16位BCD码（8421码）输
出、EN为使能信号输出（高电平有效）、BUSY为工作状态反馈信号
（高电平有效）
图6 运算结果处理电路顶层实体
b)U3根据DATA_LATCH锁存信号触发电路进行处理工作，当U3检测
DATA_LATCH上升沿的时候，说明U2已完成计算工作；U3得到的
DATA[53..0]为二进制数计算结果，U3需将计算结果转换为十进制BCD
码的输出形式（详见表2），以便后续显示电路
c)U3处理数据过中BUSY信号保持高电平，直至数据处理完成BUSY信
号恢复低电平
d)待处理结果DATA_BCD15[3..0]～DATA_BCD0[3..0]的数据总线稳定
后，U3发出EN使能信号（EN信号保持一段高电平后自动复位为低电
平）以便显示电路
2.发挥部分
（1）数据输入处理电路加入按键去抖电路：
图7 按键抖动
a)按键开关在闭合时不会马上稳定接通，在断开时也不会立刻断开。
因而
在闭合及断开的瞬间均伴随有一连串的抖动，导致按键输入不稳定。
测
试时，设前沿和后沿抖动时间为10ms，键稳定时间不小于200ms
b)U1加入按键去抖电路后，按键可实现正常的输入，不会出现因按键抖
动造成的重复输入或错误输入的现象
（2）为除法运算和开方运算增加余数输出功能：
a)修改U2和U3的外部接口和内部逻辑，实现除法和开放运算的余数输
出
b)新设计的U2和U3电路需在报告和仿真图中说明接口定义及电路使用
说明
三、说明
1.题目相关的必要说明
用Quartus II建立工程时，选择Cyclone II系列的EP2C35F672C6作为目标器件；硬件描述语言使用VHDL或Verilog均可，并在关键代码部分需进行注释。
2.波形激励文件的说明
设计过程中，按键输入的波形激励文件，根据不同的运算需自行编写。
按键的波形约束条件参图4。
由于按键的波形约束条件是按照人手输入的时间考虑的，所以按照图4的时序仿真会消耗太多时间；为方便仿真快速进行，按键的波形测试文件可适当减小约束时间t1和t2的数量级。
四、评分标准
设计报告内容：
1.设计思路概述；
2.总体设计框图及详细说明；
3.时序说明；
4.模块设计框图、引脚说明、相关时序；
5.代码及必要注释；
6.仿真结果：对顶层电路及中间信号的仿真时序图进行必要的截图，并做必要
的说明；对顶层电路的综合结果进行截图；
7.结论；
8.其它需要说明的内容。
基于51单片机的简易计算器论文设计
基于51单片机的简易计算器论文设计摘要：计算器是一种常见的电子设备，用于数学计算。
随着科技的迅速发展，计算器不再是一种巨大且笨重的机械设备。
相反，它们变得迷你、便携且功能强大。
本论文旨在设计和实现一种基于51单片机的简易计算器。
该设计利用了51单片机的优点，如低功耗、成本低廉和易于学习等特点。
本论文介绍了设计和实现的过程，包括硬件电路设计、软件程序编写以及性能测试等方面。
1.引言计算器广泛应用于日常生活和学习中，人们常常需要进行加减乘除等简单的数学计算。
为了提供便捷的计算功能，传统计算器使用专用的集成电路设计。
然而，这种计算器成本较高，体积较大，且功能有限。
为了满足市场需求，我们设计了一款基于51单片机的简易计算器。
2.硬件电路设计2.1键盘模块键盘模块采用矩阵键盘设计，包括数字键0-9、运算符键+、-、*、/以及等于键=。
采用矩阵建构可以减少IO口资源的使用，并简化设计。
2.2显示模块显示模块采用液晶显示器，能够清晰地显示数字、运算符和结果。
为了实现更好的用户交互体验，还可以添加背光模块。
2.3控制电路控制电路由51单片机和其他常用电子元件组成，可以通过编程控制键盘的输入和显示模块的输出。
其中，51单片机充当了控制中心的作用，负责接收键盘输入、解析用户命令、进行数学计算和控制显示模块的显示。
2.4电源电路电源电路用于提供稳定的电源给整个计算器系统。
电源电路由电池、稳压电路和滤波电路组成，能够为计算器提供稳定的电压和电流。
3.软件程序设计软件程序设计是整个计算器系统的核心。
主要功能包括接收键盘输入、解析输入、进行数学计算、控制显示模块的显示和处理异常情况。
3.1键盘输入接收软件程序通过扫描键盘矩阵来接收键盘输入。
当用户按下一些键时，软件程序会检测到相应的按键信号，并将其转换为数值或运算符。
3.2输入解析软件程序能够解析用户的输入，判断用户输入的是数字还是运算符，并将其保存在相应的变量中。
同时，软件还可以处理异常输入，如除以零等情况。
北京市大学生电子设计竞赛答案
程序确定电路达到稳态的时间 ｔ０， 然后使用付立叶分析程序计算 ＴＨＤ，所设置的计算时间必须保证 电路进入稳态。 ４．在反相单端输入的情况下，计算补偿电容器ＣＣ的值分别 为 １ｎＦ、２６ｎＦ、５１ｎＦ 和 ７６ｎＦ 时，１ｋＨｚ、１０ｋＨｚ 和 １００ｋＨｚ 三个 频率点处的增益和相位值并说明补偿电容值对放大器的频率特
率点处的增益和相位值。 单位增益带宽＝ ９５５．７ｋＨｚ 。
答：
各频率点的增益和相位： ２．构成一个两极点运算放大器的宏模型电路。 １） 宏模型电路图
Ｒｉ 影响：随阻值下降，中心频率升高，中心频率处幅度下 降。
Ｃｉ 影响：随电容值增加，中心频率基本不变， 中心频率处幅度下降。
图３
答：宏模型电路图如图 ３。 ２ ） 在高频极点频率分别２．０ｋＨｚ 和５．０ｋＨｚ 时，计算０．１ｋＨｚ 、 １．０ｋＨｚ 和 １０ｋＨｚ三个频率点处的增益和相位值，并说明高频极 点对增益和相位产生什么影响？对运算放大器的应用形成何种 限制？ 答：不同高频极点时，不同频率点处的增益和相位值如下
Hale Waihona Puke · 35 · 电子世界 ２ ０ ０ ５ 年 ２ 期
校园电子
ＭＯＳ 管模型
·北京联合大学信息学院 李哲英·
在集成电路设计中，ＭＯＳ具有十分特 殊的地位。这主要是由于 ＭＯＳ 管，特别是 增强型 ＭＯＳ 管具有工艺简单、电路功耗 低、可以使用在高频电路等优点所致。
从电路分析的角度看，ＭＯＳ 管电路 模型在电路分析中具有十分重要的地位。
补偿电容的作用： （１） 因为第二级放大器形成的密勒效应，将原低频极点的 频率降低，电容值越大，降低越明显。上表中，相同频率点处 的增益随补偿电容值增加而下降就是这种作用的表现。 （２） 因为第二级放大器的反馈作用，形成右半平面的零点，
微机原理课程设计简易计算器
-O一一〜二O—二学年第一学期信息科学与工程学院自动化系课程设计计划书二o—年十二月六日一、课题名称简易计算器设计二、课题目的利用8088和8255设计一个简易计算器，并将其结果显示在LED数码管上。
熟悉系统设计的基本步骤，掌握8088与8255的接口设计，掌握通过8255设计键盘扫描技术，掌握通过8255显示七段共阴极数码管设计。
加强对8088数据总线，地址总线及接口寻址的理解，加深对8255的端口控制的理解。
三、需求分析（1）能够实现99以内的加减乘法运算，并显示在2位LED上。
（2）对于减法运算产生的负数，可在LED上显示号，若负量超过9,则显示“E0S四、方案选择方案一：该方案将LED显示电路直接接在8088的DB上，而键盘则采用8255进行扫描。
方案二:该方案则是将LED显示电路和键盘扫描电路分别接在两个不同的8255上，扫描和显示时，选中不同的8255。
方案三：该方案则只用一片8255驱动LED显示和键盘扫描电路。
方案评估：方案一：LED显示驱动电路实现起来较简单，但是很浪费系统总线资源，舍弃！方案二：释放了系统数据总线，但是方案缺乏经济性，因为采用了两片8255,与建设资源节约型社会初衷冲突！舍弃！方案三：此种方案较为经济，方便，具有模块化的特点（因为将计算和显示电路全部集成在了8255上，应用时，直接挂接8255即可实现要求！）综上所述：采用方案三!五、程序流程图程序总流程图：判断输入流程图: 断电开始I六. 系统原理图键盘映射图:键盘编码图:系统原理图:注：1、复位电路单独画在旁边，其参数设置符合6MHZo2、74HC04反相器由于位置不够，本人自己画了一个小型的74HC04。
3、IOW, IOR信号线由于采用了最大系统组态，故由8288的IORC 和AIOWC 代替。
4.8088的CLK由8284A提供，其电路连接方式参照Datasheet5、最大系统组态连接方式参照课本。
6、LED与键盘扫描电路的上拉电阻阻值统一采用，保证数码管有足够亮度。
2018北京市集成电路设计大赛数字组题目二：伪码同步电路
试题二伪码同步电路设计一个伪码同步电路，实现对输入数据的伪码同步。
包括本地伪码生成电路，伪码调制电路和伪码同步判决控制电路。
题目包含基本要求和发挥部分。
题目不涉及实体硬件电路，所有功能的设计及仿真均在EDA开发环境中实现，竞赛根据总体设计框图及说明、各个模块电路设计说明、时序说明、仿真结果、资源报告、设计总结和程序源代码评定成绩。
一、任务设计一个伪码同步电路，能够完成对输入的伪码调制信号进行同步。
同步根据伪码的自相关特性，利用匹配滤波结构完成最终同步。
伪码同步电路的基本结构如图1所示。
主要包括伪码生成模块和伪码同步两个部分。
伪码生成模块根据m序列的原理产生伪随机序列，伪码同步模块利用匹配滤波器结构完成伪码同步与捕获，通过可靠的检测策略输出调制的信息。
图1伪码同步电路的基本结构框图二、要求1.器件采用CycloneII EP2C35F672C6。
2.基本要求（1）设计本地伪码发生器：a)伪码采用m序列，由移位寄存器的初始状态和反馈异或运算确定，实现原理见说明（1）。
b)该m序列的本原多项式为y=x5+x2+1，伪码周期为31个码片长度。
复位状态下，移位寄存器的初始值设置为00001。
c)一个码片一个采样时钟，输出伪码序列。
d)实现要求：顶层模块数图2所示，伪码序列seq_o连续输出，同时输出伪码周期脉冲信号seq_p，该脉冲信号可由计数器产生，用于后续数据调制使用。
rstclk图2（2）设计伪码调制电路a)实现一个伪码周期调制一个比特数据信息，调制运算为异或，数据信息为一串规律的010101….序列。
b)调制后数据D in需按照下列要求映射为S out并输出，具体原理见说明（2）S out={1D in=0−1D in=1c)实现要求：顶层模块如图3所示，data_o为调制后的输出信号，位宽为2位，data_m为调制数据（数据序列为010101…），同时输出对应的伪码seq_o和伪码周期脉冲seq_p。
2018年TI杯模拟电子系统设计邀请赛题C—简易直流电子负载
全国大学生电子设计竞赛2018年TI杯模拟电子系统设计邀请赛简易直流电子负载（C题）1．任务设计并制作直流电子负载，其结构如图1所示。
被测电源为输出电压可调的直流稳压电源，额定电压不小于30V，额定电流不小于2A。
测控电路采用一路+5V电源供电。
负载模拟电路工作在恒流模式，可设定直流电子负载电流I I，。
图1 直流电子负载结构示意图2.要求（1） II在100~1000mA范围内可步进调整，步进值为100mA。
（10分）（2）使II保持设定值，电流控制精度优于1%。
（20分）（3）当UI从15V增加至20V时，要求II的变化率不大于1%。
（20分）（4）能够测量并显示II，测量精度优于0.2%+2个字。
（20分）（5）能够测量并显示UI，测量精度优于0.2%+2个字。
（20分）（6）具有过压保护功能，动作电压UI（th）=（24±0.2）V。
（5分）（7）其他。
（5分）（8）设计报告（10分）项目 主要内容 满分系统方案 方案描述，电路图，软件流程图 3理论分析与计算 负载模拟电路参数计算测控电路参数计算4测试结果测试结果，测试结果分析 3 总分 103．说明（1） 要求负载模拟电路功率器件工作在线性状态，II 为连续电流。
（2） 要求（2）中电流控制的相对误差式中II 为实测电流、II0为设定值。
（3） 要求（3）中电流变化率Su=(I20-I15)/ I15，式中I15为UI=15V 时的实测电流、I20为UI=20V 的实测电流。
（4） 装置应能连续安全工作足够长时间，测试期间不能出现过热等故障。
（5） 制作时应合理设置测试点和接线端子（参考图1），以方便测试。
数字电子技术课程设计题目
数电课设说明1.单人单题，每个题目在同一班不能超过5人选择！为了避免重复过多，请填写两个心仪的题目。
2.如果这些题目都进不了尊驾法眼，请自行设计题目名称、题目要求并提交给老师，审核通过后也可以正式进场施工。
3.建议先用Multisim或Proteus仿真测试再制作。
1．智力竞赛抢答装置的设计（1）基本功能①4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应；②给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始；③抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止；④抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续0.5秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续0.5秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止；⑤如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
（2）设计成果要求①利用集成芯片、分立元件制作线路板，实现有关电路功能；②设计报告一份。
（3）主要器件74LS175、74LS20、74LS00、CC40192、CC4511、CC40106、555、数码管、蜂鸣器2．多功能数字钟的设计（1）基本功能①用七段LED数码管以十进制显示“时”、“分”、“秒”；②计时计数器用24进制计时电路；③可手动校时，能分别进行时、分的校正；④整点报时。
（2）设计成果要求①利用集成芯片、分立元件制作线路板，实现有关电路功能；②设计报告一份。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。
为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
北京市大学生电子设计竞赛题目
北京市大学生电子设计竞赛题目2004.10.16第一题图1所示为一由CMOS器件构成的双端输入、单端输出运算放大器电路。
其中，M1、M2、M5和M7为N沟道增强型MOSFET，M3、M4和M6为P沟道增强型MOSFET。
元件值和各MOSFET的宽长比注于图中（例如，M1的沟道宽度为100μMW=，沟道长度为1μML=，其宽长比记为/100/1W L=）。
一、请说明电路中各元器件的作用。
二、按图1将电路和元器件参数输入到MULTISIM程序中，进行下列分析，说明进行该项分析时放大器输入端In1和In2处电路的连接状态，将所得数据填入表格中并回答所提问题。
注：请使用程序中提供的虚拟元器件，此时MOSFET仅需输入器件的沟道长度和宽度，其余均用隐含值。
沟道参数输入位置如下图所示。
1、计算输出节点处工作点的电压值。
图1 运算放大器电路2、在双端输入的情况下，计算该放大器的单位增益带宽，1kHz 、10kHz 和100kHz三个频率点处的增益和相位值。
3、在反相单端输入的情况下，输入频率为1kHz 的正弦波电压，考虑到5次谐波，请计算输入信号幅度分别为10mV 、15mV 和25mV 时的总谐波失真(THD)，并说明计算方法。
4、在反相单端输入的情况下，计算补偿电容Cc 的值分别为1nF 、26nF 、51nF 和76nF时，1kHz 、10kHz 和100kHz 三个频率点处的增益和相位值并说明补偿电容值对放大器的频率特性起什么作用？5、利用图1所示电路设计一个直流增益010A 的单端输入反相放大器，画出电路图（其中图1所示电路用图2所示简化图形表示），计算其3dB 带宽和单位增益带宽。
三、图3所示为电流镜电路，宽长比如图中标注，计算M 2的宽长比2(/)W L 分别为50/10、100/10和300/10时，其输出电流与M 1的漏极电流之比，并解释产生此结果的原因。
图2 运算放大器简化表示图3 电流镜电路第二题图4所示为反相单端输入情况下，单极点运算放大器的小信号交流宏模型。
集成电路技能大赛试题答案
集成电路技能大赛试题答案集成电路技能大赛是一项旨在提升学生和专业人士在集成电路设计、制造和应用方面的专业技能和创新能力的竞赛。
本次大赛的试题涵盖了集成电路设计的基础知识、半导体物理、数字逻辑设计、模拟电路设计、集成电路制造工艺等多个方面。
以下是对本次大赛试题的详细答案解析。
一、集成电路设计基础知识1. 集成电路的分类：集成电路按照功能可以分为模拟集成电路、数字集成电路和混合信号集成电路。
按照集成度又可以分为SSI（小规模集成电路）、MSI（中规模集成电路）、LSI（大规模集成电路）、VLSI （超大规模集成电路）和ULSI（极大规模集成电路）。
2. 集成电路设计的流程：集成电路设计的一般流程包括需求分析、电路设计、电路仿真、版图设计、制造、封装和测试等步骤。
3. 设计工具的使用：在集成电路设计过程中，常用的设计工具有Cadence、Synopsys、Mentor Graphics等，这些工具可以帮助设计者进行电路设计、版图绘制和仿真分析等工作。
二、半导体物理1. 半导体材料的特性：半导体材料具有介于导体和绝缘体之间的电导率，可以通过掺杂改变其导电性能。
常见的半导体材料有硅、锗等。
2. PN结的形成：当P型半导体与N型半导体接触时，由于扩散作用，会在接触面附近形成一个中性区域，这个区域被称为PN结。
3. MOSFET和BJT的结构与工作原理：金属氧化物半导体场效应晶体管（MOSFET）和双极型晶体管（BJT）是集成电路中常用的两种半导体器件。
MOSFET通过改变栅极电压来控制源极和漏极之间的电流，而BJT 则通过基极电流来控制集电极和发射极之间的电流。
三、数字逻辑设计1. 逻辑门的类型与功能：数字逻辑设计中常用的逻辑门包括与门、或门、非门、异或门等，它们可以组合使用构成更复杂的逻辑电路。
2. 组合逻辑与时序逻辑的设计：组合逻辑电路的输出仅与当前输入有关，而时序逻辑电路的输出除了与当前输入有关外，还与历史状态有关。
二进制简易计算器制作方法
二进制简易计算器制作方法在计算机科学中，二进制是一种基础的数字表示方法，它由0和1组成。
二进制计算器是一种能够执行二进制加法、减法、乘法和除法等基本运算的工具。
本文将介绍如何制作一个简易的二进制计算器。
步骤一，确定功能需求。
首先，我们需要确定我们的二进制计算器要实现的功能。
通常，一个简易的二进制计算器应该能够进行二进制数字的加法和减法运算。
因此，我们的计算器将包括加法器和减法器两个基本功能。
步骤二，设计电路。
接下来，我们需要设计计算器的电路。
对于加法器，我们可以使用全加器电路来实现二进制数字的加法运算。
对于减法器，我们可以使用补码运算来实现二进制数字的减法运算。
可以使用数字集成电路或者程序设计语言来实现这些电路。
步骤三，实现电路。
一旦电路设计完成，就可以开始实现电路了。
如果选择使用数字集成电路，可以使用数字逻辑门、触发器和其他数字电路组件来搭建加法器和减法器。
如果选择使用程序设计语言，可以编写相应的程序来模拟加法和减法运算。
步骤四，测试和调试。
完成电路实现后，需要进行测试和调试。
通过输入不同的二进制数字，验证计算器的加法和减法功能是否正常。
如果发现问题，需要对电路进行调试，直到计算器能够正确执行加法和减法运算。
步骤五，优化和扩展。
一旦基本的加法和减法功能正常，可以考虑对计算器进行优化和扩展。
例如，可以添加乘法和除法功能，或者设计一个更复杂的二进制计算器，实现更多功能。
总结。
通过以上步骤，我们可以制作一个简易的二进制计算器。
这个计算器可以帮助我们理解二进制数字的运算规则，同时也可以作为一个有趣的电子项目来实现。
希望本文能够帮助你了解如何制作一个简易的二进制计算器。