基本逻辑门电路.ppt
合集下载
门电路及组合逻辑电路.pptx
又如：(3176.54)10＝ 3×103＋1×102 ＋7×101＋6×100＋5×10－1＋4 ×10－2
第6页/共78页
2、二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(1011.01)2＝ 1×23 +0×22 ＋1×21＋1×20＋0×2－1＋1 ×2－2
B
E
Y
A断开、B接通，灯不亮。
A
B
E
Y
A接通、B断开，灯不亮。
A、B都接通，灯亮。
两个开关必须同时接通， 灯才亮。逻辑表达式为：
第20页/共78页
Ｙ＝ＡＢ
将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。 可以作出如下表格来描述与逻辑关系：
功能表
开关 A 开关 B 断开 断开 断开 闭合 闭合 断开 闭合 闭合
第13页/共78页
三、二进制数与八进制数的相互转换
（1）二进制数转换为八进制数： 将二进制数由小数点开始， 整数部分向左，小数部分向右，每3位分成一组，不够3位补 零，则每组二进制数便是一位八进制数。(三位聚一位)
0 0 1 1 0 1 0 1 0 . 0 1 0 ＝ (152.2)8
（2）八进制数转换为二进制数：将每位八进制数用3位二进
Ｙ＝Ａ＋Ｂ＋Ｃ＋… 开关A，B并联控制灯泡Y
A
B
E
Y
电路图
第L22=页A/共B78页
A
A
B
E
Y
A、B都断开，灯不亮。
A
B
E
Y
A断开、B接通，灯亮。
A
B
B
E
Y
E
Y
A接通、B断开，灯亮。
第6页/共78页
2、二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(1011.01)2＝ 1×23 +0×22 ＋1×21＋1×20＋0×2－1＋1 ×2－2
B
E
Y
A断开、B接通，灯不亮。
A
B
E
Y
A接通、B断开，灯不亮。
A、B都接通，灯亮。
两个开关必须同时接通， 灯才亮。逻辑表达式为：
第20页/共78页
Ｙ＝ＡＢ
将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。 可以作出如下表格来描述与逻辑关系：
功能表
开关 A 开关 B 断开 断开 断开 闭合 闭合 断开 闭合 闭合
第13页/共78页
三、二进制数与八进制数的相互转换
（1）二进制数转换为八进制数： 将二进制数由小数点开始， 整数部分向左，小数部分向右，每3位分成一组，不够3位补 零，则每组二进制数便是一位八进制数。(三位聚一位)
0 0 1 1 0 1 0 1 0 . 0 1 0 ＝ (152.2)8
（2）八进制数转换为二进制数：将每位八进制数用3位二进
Ｙ＝Ａ＋Ｂ＋Ｃ＋… 开关A，B并联控制灯泡Y
A
B
E
Y
电路图
第L22=页A/共B78页
A
A
B
E
Y
A、B都断开，灯不亮。
A
B
E
Y
A断开、B接通，灯亮。
A
B
B
E
Y
E
Y
A接通、B断开，灯亮。
门电路PPT课件
如二极管或三极管电路组成。
如图3.1.2所示。 其原理为：
图3.1.2 高低电平实现原理电路
当开关S断开时，输出电压vo＝Vcc，为高电平“1”； 当开关闭合时，输出电压vo＝0，为低电平“0”；若开 关由三极管构成，则控制三级管工作在截止和饱和状态， 就相当开关S的断开和闭合。
.
6
3.1 概述
单开关电路功耗较大，目前出现互补开关电路 （如CMOS门电路），即用一个管子代替图3.1.2中的电 阻，如图3.1.3所示
•只用于IC内部电路
.
21
3.3 CMOS门电路
CMOS逻辑门电路是在TTL器件之后，出现的应 用比较广泛的数字逻辑器件，在功耗、抗干扰、带负 载能力上优于TTl逻辑门，所以超大规模器件几乎都采 用CMOS门电路，如存储器ROM、可编程逻辑器件 PLD等
国产的CMOS器件有CC4000(国际 CD4000/MC4000)、高速54HC/74HC系列（国际 MC54HC/74HC),此外还有兼容型的74HCT和74BCT系 列（BiCMOS）
图3.1.1 正负逻辑示意图
同一逻辑电路采用不同的逻辑关系，其逻 辑功能是完全不同的，如表3.1.1正负逻辑对应 的逻辑电路
.
4
3.1 概述由表中Fra bibliotek以看出表3.1.1 正负逻辑对应的门电路
正负逻辑式互为对偶式， 即若给出一个正逻辑的逻辑 式，则对偶式即为负逻辑的
正逻辑 与门
负逻辑 或门
逻辑式，如正逻辑为或门，
iD
+
vDS
+
vGS
-
v GS(off) 0
vGS
(a)共源极接法
(b)转移特性
图3.3.7 耗尽型NMOS管共源极接法和转移特性
门电路PPT
都加高电平3V时，两个二极管同时导通，使得输出Y为 3.7V，为高电平。
3.2.2 二极管与门
其输入输出及真值表如表 3.2.1和3.2.2所示
其输出Y和输入A、B是与的关系，
即
Y AB
表3.2.1
表3.2.2
A BY
A BY
0V 0V 0.7V 规定3V以上为“1” 0 0 0
0V 3V 0.7V
或门
与门
即Y=A+B，对偶式为YD＝
与非门
或非门
AB。正负逻辑的使用依个人 的习惯，但同一系统中采用
或非门
与非门
一种逻辑关系，本书采用
异或门
同或门
正逻辑
同或门
异或门
3.1 概述
3. 高低电平的实现
在数字电路中，输入输出
都是二值逻辑，其高低电平用
“0”和“1”表示。其高低电平
的获得是通过开关电路来实现，
兼容型（ FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
符号如图3.3.1所示
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.1 增强型NMOS管的符号
3.3.1 MOS管的开关特性 NMOS共源极接法电路如图3.3.2（a）所示，输出特性 如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3.1 MOS管(绝缘栅）的开关特性
3.2.2 二极管与门
其输入输出及真值表如表 3.2.1和3.2.2所示
其输出Y和输入A、B是与的关系，
即
Y AB
表3.2.1
表3.2.2
A BY
A BY
0V 0V 0.7V 规定3V以上为“1” 0 0 0
0V 3V 0.7V
或门
与门
即Y=A+B，对偶式为YD＝
与非门
或非门
AB。正负逻辑的使用依个人 的习惯，但同一系统中采用
或非门
与非门
一种逻辑关系，本书采用
异或门
同或门
正逻辑
同或门
异或门
3.1 概述
3. 高低电平的实现
在数字电路中，输入输出
都是二值逻辑，其高低电平用
“0”和“1”表示。其高低电平
的获得是通过开关电路来实现，
兼容型（ FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
符号如图3.3.1所示
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.1 增强型NMOS管的符号
3.3.1 MOS管的开关特性 NMOS共源极接法电路如图3.3.2（a）所示，输出特性 如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3.1 MOS管(绝缘栅）的开关特性
第二章 逻辑门电路
• （2）放大状态：当VI为正值且大于死区电压时，三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间，三极管 工作在放大区， 其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为： 发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数： 取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况： 输出为高电平时，与 非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与 灌电流工作情况： 非门带灌电流负载
0
T3 通
该与非门输 出低电平， 门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号： 平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为 低 电 平 时 ， T2 、 输出逻辑电平： T3 截 止 ， 输 出 高 低电平0.3V 电 平 接 近 电 源 电 （5-30V） TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门（OC门） “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个 二极管导通，VL被钳制在0.7V
三极管门电路课件
输入全为高电平时， 输出为低电平。
第10页，共52页。
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。
实现了与非门的逻辑
功能的另一方面： 输入有低电平时， 输出为高电平。
综合上述两种情况， 该电路满足与非的 逻辑功能，即：
（b）组成双向总线， 实现信号的分时双向传送。
第32页，共52页。
七、TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。
L ABC
由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V）
第11页，共52页。
二、TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。
第12页，共52页。
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容 充放电。
2.48V) 0.3V) 0.3V)
Vth又常被形象化地称为门槛电压1.0 。Vth的值为1.3V～1.４V。
VOL（max）0.5 0.4V
D
E
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
Vi (V)
VOFF VON
第17页，共52页。
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。
2．或非门
第25页，共52页。
3．与或非门
第26页，共52页。
第10页，共52页。
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。
实现了与非门的逻辑
功能的另一方面： 输入有低电平时， 输出为高电平。
综合上述两种情况， 该电路满足与非的 逻辑功能，即：
（b）组成双向总线， 实现信号的分时双向传送。
第32页，共52页。
七、TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。 4．74S系列——为肖特基TTL系列，进一步提高了速度。
L ABC
由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V）
第11页，共52页。
二、TTL与非门的开关速度
1．TTL与非门提高工作速度的原理
（1）采用多发射极三极管加快了存储电荷的消散过程。
第12页，共52页。
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容 充放电。
2.48V) 0.3V) 0.3V)
Vth又常被形象化地称为门槛电压1.0 。Vth的值为1.3V～1.４V。
VOL（max）0.5 0.4V
D
E
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
Vi (V)
VOFF VON
第17页，共52页。
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。
2．或非门
第25页，共52页。
3．与或非门
第26页，共52页。
数字电子技术基础第二章门电路PPT课件
或门
实现逻辑或运算，当至少 一个输入为高电平时，输 出为高电平；否则输出为 低电平。
非门
实现逻辑非运算，当输入 为高电平时，输出为低电 平；当输入为低电平时， 输出为高电平。
门电路的分类
按功能分类
可分为与门、或门、非门、 与非门、或非门等。
按结构分类
可分为晶体管-晶体管逻辑 门（TTL）、金属氧化物 半导体逻辑门（MOS）等。
实践能力。
02 门电路的基本概念
逻辑门电路
逻辑门电路是数字电路的基本 单元，用于实现逻辑运算。
常见的逻辑门电路有与门、或 门、非门、与非门、或非门等。
逻辑门电路通常由晶体管、电 阻、电容等元件组成，具有高 电平、低电平和高阻态三种输 出状态。
常用逻辑门电路
01
02
03
与门
实现逻辑与运算，当所有 输入都为高电平时，输出 为高电平；否则输出为低 电平。
门电路在其他领域的应用
自动化控制
门电路可以用于实现自动化控制中的逻辑控制、 顺序控制等功能。
电子游戏
门电路可以用于实现电子游戏中的逻辑运算、状 态检测等功能。
智能家居
门电路可以用于实现智能家居中的控制逻辑、传 感器检测等功能。
05 门电路的实例分析
实例一：基本逻辑门电路的应用
基本逻辑门电路
包括与门、或门、非门等，是数字电路中最基本的逻辑单 元。
06 总结与展望
门电路的重要性和作用
门电路是数字电子技术的核心组件，它在数字电路中起到逻辑运算和信号控制的作 用。
门电路能够实现逻辑函数的运算，从而实现各种复杂的逻辑功能，是构成各种数字 系统和电子设备的基础。
门电路在计算机、通信、自动化等领域中有着广泛的应用，对现代科技的发展起着 至关重要的作用。
数字逻辑电路大全PPT课件(2024版)
第6页/共48页
Rb1 4kΩ
Rc 2 1.6kΩ
Vc 2
1
+VCC（ +5V） Rc4 130Ω
3
T2 4
1
3
A
31
2T2
D Vo
B
T1
C
Ve 2
1
3
2T 3
Re2
1kΩ
输入级
中间级
输出级
第7页/共48页
2．TTL与非门的逻辑关系
（1）输入全为高电平3.6V时。
T2、T3导通，VB1=0.7×3=2.1（V ），
列。 6 ． 74AS 系 列 —— 为 先 进 肖 特 基 系
列， 它是74S系列的后继产品。 7．74ALS系列——为先进低 功耗肖特基系列， 是74LS系列的后继产品。
第30页/共48页
2.3
一、 NMOS门电路 1．NMOS非门
MOS逻辑门电路
VDD (+12V)
VDD (+12V)
VDD (+12V)
0.4V
高 电 平 噪 声 容 限 第1V5页NH/共＝48V页OH （ min ） - VON ＝ 2.4V-2.0V ＝
四、TTL与非门的带负载能力
1．输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL——是指当门电路的输入端
接低电平时，从门电路输入端流出的电流。
& Vo G0
呈 现 高 阻 ， 称 为 高 阻 态 ， 或 禁 止 态+V。CC
Rc2
Rc4
Rb1
Vc2 1
3
T2 4
A
&
B
L
EN
《逻辑门电路》课件
与非门（NAND Gate）
与门的输出信号取反。
逻辑门的符号和真值表
符号
每种逻辑门都有其独特的图形符号，用以表示其 功能。
真值表
每个逻辑门都有其对应的真值表，用于描述其输 入输出逻辑关系。
逻辑门的输入输出值
逻辑门 非门 与门 或门 与非门
输入值 0/1 00/01/10/11 00/01/10/11 00/01/10/11
解码器（Decoder）
将较少数量的输入信号解码成较多数量的输出信 号。
时序逻辑电路1来自触发器（Flip-Flops）
用于存储和控制逻辑门电路的状态和信号。
2
寄存器（Registers）
用于存储和传输多个二进制位的信息。
3
计数器（Counters）
用于计数和控制逻辑电路的运行。
状态图和状态表
状态图
逻辑门电路
逻辑门电路是数字电子学中的重要概念。它由不同类型的逻辑门组成，用于 处理和操作数字信号。本课件将介绍逻辑门的基本知识和应用。
逻辑门的类型
非门（NOT Gate）
将输入信号取反，输出为其相反值。
或门（OR Gate）
当任意一个输入信号为高电平时，输出为高 电平。
与门（AND Gate）
当所有输入信号均为高电平时，输出为高电 平。
D锁存器
有一个输入信号D，可以存储 一个比特。
振荡器（Oscillators）
1 简谐振荡器
2 应用示例
通过正反馈回路产生稳定的周期性输出信 号。
振荡器可用于时钟发生器、通信设备和音 频设备。
逻辑门设计和实现
逻辑门设计
设计逻辑门需要考虑电路的功能、布局和性能 要求。
逻辑门实现
与门的输出信号取反。
逻辑门的符号和真值表
符号
每种逻辑门都有其独特的图形符号，用以表示其 功能。
真值表
每个逻辑门都有其对应的真值表，用于描述其输 入输出逻辑关系。
逻辑门的输入输出值
逻辑门 非门 与门 或门 与非门
输入值 0/1 00/01/10/11 00/01/10/11 00/01/10/11
解码器（Decoder）
将较少数量的输入信号解码成较多数量的输出信 号。
时序逻辑电路1来自触发器（Flip-Flops）
用于存储和控制逻辑门电路的状态和信号。
2
寄存器（Registers）
用于存储和传输多个二进制位的信息。
3
计数器（Counters）
用于计数和控制逻辑电路的运行。
状态图和状态表
状态图
逻辑门电路
逻辑门电路是数字电子学中的重要概念。它由不同类型的逻辑门组成，用于 处理和操作数字信号。本课件将介绍逻辑门的基本知识和应用。
逻辑门的类型
非门（NOT Gate）
将输入信号取反，输出为其相反值。
或门（OR Gate）
当任意一个输入信号为高电平时，输出为高 电平。
与门（AND Gate）
当所有输入信号均为高电平时，输出为高电 平。
D锁存器
有一个输入信号D，可以存储 一个比特。
振荡器（Oscillators）
1 简谐振荡器
2 应用示例
通过正反馈回路产生稳定的周期性输出信 号。
振荡器可用于时钟发生器、通信设备和音 频设备。
逻辑门设计和实现
逻辑门设计
设计逻辑门需要考虑电路的功能、布局和性能 要求。
逻辑门实现