基于DDS的快速频率源的研制
基于DDS的L波段跳频频率合成器的设计的开题报告
基于DDS的L波段跳频频率合成器的设计的开题报告一、选题背景及研究意义跳频通信系统是一种通过频率非连续跳变来实现通信的技术，它具有抗干扰性强、隐蔽性好的特点，被广泛应用于军事通信、民用无线电通信、电子对抗等领域。
频率合成器是跳频通信系统中的核心部件，其作用是产生并输出精确的跳频信号，承担着关键的任务。
DDS即直接数字频率合成技术，它可通过数字信号处理器和存储器实现快速而精确的频率合成，具有频率分辨率高、相位噪声低、信号稳定性好等优点。
DDS技术在频率合成器中得到了广泛应用，为跳频通信系统的实现提供了有效的手段。
本课题拟设计一种基于DDS的L波段跳频频率合成器，实现高精度、可调频、稳定可靠的跳频技术，提高频率合成器的性能和可靠性，为跳频通信系统的应用提供便利。
二、主要研究内容及方法本课题的研究内容包括：基于DDS的L波段跳频频率合成器的系统设计、硬件电路设计、程序编写与测试等。
系统设计主要完成对跳频频率合成器的结构、性能、功能等方面的规划和设计，确定频率合成器所需的各种器件和组件。
硬件电路设计则是在系统设计的基础上，设计和构建频率合成器的电路板和电路模块，包括信号源、相位积累器、数字控制单元、时钟同步等功能模块。
程序编写和测试是指使用C语言等程序语言编写相应的程序，对设计好的跳频频率合成器进行系统测试、性能评价和分析，检验其实现跳频通信的能力和兼容性。
三、预期成果及意义该课题的主要预期成果是设计成功一种基于DDS的L波段跳频频率合成器，实现高精度、可调频、稳定可靠的跳频技术，提高频率合成器的性能和可靠性，为跳频通信系统的应用提供便利。
同时，该研究将对DDS技术在跳频通信系统中的应用和信号源设计等方面进行深入探讨和实践，对相关领域的学术研究和工业应用具有重要的参考和借鉴价值。
基于DDS芯片的信号源设计_张美仙
DAC输出 , 在输 出端输 出正 弦波 (0X0002输 出三 角波 , 0X0028
输出方波 )。 其流程图如图 3所示 。
益。
图 4 CY7C68013 与 FPGA的连接方式
进行 FPGA逻 辑 设计 时 , 重 点 在 于 AD9833 的 时 序 控制 ,
AD9833时序特性的仿真图如图 5所示 。 FSYNC引脚是 使能引
进行串行数据传输时当fsync在sclk高电平时被置低在16个sclk的下降沿将配置数据送到ad9833的移位寄存器在第16个sclk的下降沿将fsync高当然也可以在fsync置低后连续加载多个16位数据仅在最后一个数据的第16个sclk的下降沿时将fsync图5ad9833串行时序的仿真图24放大器模块ad9833产生的正弦波和三角波信号幅值为065v方波输出幅值为33v要想实现调幅功能需要将ad9833的输出信号接入下一级放大电路中
(2)
式中 :fclk为时钟频率 ;M为频率字 ;PHASEREG为相 位字 。
该设计中采用 25MHz晶 振为 AD9833提供主频 时钟 , 比如
要产生一个 20 kHz, 相位偏移为零的正弦波信号 , 通过式 (1)可
以计算出频 率字 M=0X346DC.该 设计中 选用 了 AD9833 的频
第 9期
张美仙等 :基于 DDS芯片的信号源设计
55
率字 , 2个 12位的相位寄存器用来存放相位字 。 控制字 根据控
制寄存器相应位 的功 能就 可以得 到 , AD9833的 输出 频率 和相
位可以分别通过式 (1)和式 (2)得到 :
fout=(M×fclk)/228
(1)
Pout=(2π ×PHASEREG)/4096
基于DDS的高精度信号源的设计
圈一 Ｄ ｓ的基本原理框 Ｄ
因此 Ｄ Ｓ Ｄ 频率转换时间要比 目前广泛使用 的其它 频率 台成方 法短几个 数量 级 ，一 般在 ｎ 级 。 另外 ，台成信号的相 位噪 声 ｓ
比参考源的相位噪 声还 要低 ，故 Ｄ ＤＳ对 参考源的相 位噪声 有一定的 改善
方溢 详 鲥舟 龆 彳诬计理 盎 和谩 计 步璩 。通
过 在 实验 室 的采 验 ，哿 出 了理想 的 教据 。 具 有一 定 的经 济 垃应 和 科 技 效应 ＝ ∞ ｓ｛＾ Ｂ ；高精度 信号 濠 Ｄ９ ５ｆ
满足要求。为 了实现调频 、调幅功能 ，我 噪 声 ，井且其 内部的 高速 比较器 可接牧 们需要加八调额、调幅模块 。为 了保证实 ＤＡＣ 外部 Ｌ ＇ Ｆ Ｆ的输 出． 产生一个低抖动的 现设计参数 ，我们对电路 图进行 了严格仿 输 出脉 冲，这 个输 出悻 冲的额率和相位可 以通过程 序来进行调制。方法是 ：采 用并 行或串行的方式来输 入频率 ／相位控 制聿 到数据输 入寄存器 中． Ａ ８ Ｉ 而 Ｄ９５ 内部有 ５ 个输人寄存器，存储来 自外部数 据总线的 ３ 位频率控制字，５位相位控镕 字 】 ６ ２ 位 倍参考时钟倍乘器功能控 制，１ 电搞ｆ 位 休 眠功能 控制 和ｌ 位逻辑 ０ 寄存器接 收数据 。 的方式有并行和 串行 两种 方式 并 行方式 幽 ５ 位控制字反复送人， ８ 组８ 前 位控 制输
１ ．频率合成器设计
我仃 根据设计技术参数 （ ０２ ｋ ］ 在 ’０ Ｈｚ 内变化．分辨率 为０ ０ ５ 、输出幅值大 ． ０ Ｈｚ 于１ ）设 计出系统 的硬件 电路 框图。如图 二，采 用 ＤＤ Ｓ芯 片 Ａ ８ １设计信号源 Ｄ９ ５ 发生电路。ＡＤ９ ５ｌ 的控制线 只有三根， ８ 数据线 ８根 ．占用处理 器的 口线资 源少． 便于系统的整体设计。此外 ，ＡＤ ８ ｌ ９ ５ 具
基于dds技术的模拟频率调制电路设计及fpga实现
基于dds技术的模拟频率调制电路设计及fpga实现DDS技术是一种数字信号处理技术，它可以实现高精度、高速度的频率合成和调制。
基于DDS技术的模拟频率调制电路设计及FPGA实现，可以实现高精度、高速度的模拟信号调制，具有广泛的应用前景。
一、基于DDS技术的模拟频率调制电路设计1. DDS技术原理DDS技术是一种数字信号处理技术，它通过数字信号处理器（DSP）或FPGA实现对数字信号的频率合成和调制。
DDS技术的核心是相位累加器和数字控制振荡器（NCO），相位累加器用于累加相位，NCO 用于产生数字信号。
DDS技术的优点是可以实现高精度、高速度的频率合成和调制，同时可以实现频率和相位的任意调制。
2. 模拟频率调制电路设计基于DDS技术的模拟频率调制电路设计，需要实现以下几个模块：（1）数字控制振荡器（NCO）模块：用于产生数字信号，可以通过改变NCO的频率和相位实现数字信号的频率和相位调制。
（2）数字信号处理器（DSP）模块：用于对输入信号进行数字信号处理，包括滤波、采样、量化等。
（3）模拟信号输出模块：用于将数字信号转换为模拟信号输出。
3. 模拟频率调制电路设计流程（1）确定调制信号的频率范围和精度要求。
（2）设计数字控制振荡器（NCO）模块，确定NCO的频率和相位控制方式。
（3）设计数字信号处理器（DSP）模块，包括滤波、采样、量化等。
（4）设计模拟信号输出模块，将数字信号转换为模拟信号输出。
（5）进行电路仿真和调试，优化电路性能。
二、基于DDS技术的模拟频率调制电路FPGA实现1. FPGA技术原理FPGA是一种可编程逻辑器件，可以实现数字电路的设计和实现。
FPGA的核心是可编程逻辑单元（PLU）和可编程互连网络（PCN），PLU用于实现逻辑功能，PCN用于实现逻辑单元之间的连接。
2. 模拟频率调制电路FPGA实现基于DDS技术的模拟频率调制电路FPGA实现，需要实现以下几个模块：（1）数字控制振荡器（NCO）模块：用于产生数字信号，可以通过FPGA实现NCO的频率和相位控制。
基于单片机制作高频DDS信号发生器
基于单片机制作高频DDS信号发生器在现代科学和电子技术的不断进步下，数字信号发生器（DDS）已经成为了频率控制和生成的重要工具。
尤其是高频DDS信号发生器，其在雷达、通信、电子对抗等领域的应用具有不可替代的地位。
本文将介绍如何使用单片机制作高频DDS信号发生器。
一、DDS技术概述DDS，全称Direct Digital Synthesizer，即直接数字合成器，其工作原理是将数字信号通过数模转换器（DAC）转换成模拟信号。
DDS 技术的核心是相位累加器，它将输入的数字信号的相位进行累加，从而生成新的频率信号。
二、硬件设计1、单片机选择：本设计选用具有高速、低功耗、高集成度的单片机，如STM32F4系列。
2、频率控制字：通过设置频率控制字（FCW），可以控制输出信号的频率。
频率控制字由一个16位二进制数组成，表示了相位累加的步进大小。
3、存储器：使用Flash存储器存储预设的频率波形数据。
4、DAC：数模转换器将存储器中的波形数据转换成模拟信号。
本设计选用具有高分辨率、低噪声、低失真的DAC芯片。
5、滤波器：使用LC滤波器对DAC转换后的信号进行滤波，以得到更加纯净的信号。
三、软件设计1、相位累加器：相位累加器是DDS的核心，它将输入的数字信号的相位进行累加，从而生成新的频率信号。
2、波形查找表：将所需的波形数据存储在波形查找表中，通过查表的方式获取波形数据，可以大大提高DDS的工作效率。
3、控制逻辑：控制逻辑负责处理输入的控制信号，如启动、停止、频率控制字等。
4、通信接口：为了方便远程控制，需要设计通信接口，如SPI、I2C 等。
四、性能测试1、频率范围：测试DDS输出信号的频率范围是否满足设计要求。
2、频率分辨率：测试DDS输出信号的频率分辨率是否达到设计要求。
3、信号质量：测试DDS输出信号的信噪比、失真度等指标是否满足设计要求。
4、稳定性：长时间运行后，测试DDS输出信号的频率是否稳定。
5、远程控制：测试通信接口是否正常工作，可以通过计算机或者其他控制器对DDS进行远程控制。
基于DDS+PLL频率合成技术的跳频信号源研究
基于DDS+PLL频率合成技术的跳频信号源研究摘要：本文分析了DDS与PLL的工作原理和基本结构，提出以DDS直接激励PLL的频率合成方法，给出了DDS模块、PLL模块和控制单元模块的硬件选择和具体电路设计方法。
通过在EDA软件环境下进行设计及仿真，最终利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成了跳频信号源硬件电路设计。
经测试分析，DDS＋PLL的频率合成器可输出840~960MHz、频率分辨力小于1Hz 的频率信号，适用于高速跳频通信系统。
关键词：DDS PLL CPLD 滤波器1 引言随着现代通信、雷达、遥控遥测技术的不断提高,跳频通信得到快速发展。
为了适应数据高速传输并有效抑制干扰,要求系统有较高的跳频速率及达到稳定的时间尽可能地短,因此跳频信号源的设计成为跳频通信系统的关键问题之一。
DDS技术具有输出频率分辨率高、频率转换时间短、集成度高等优点,但杂散分量多,难以达到较高的频谱纯度。
PLL技术则具有工作频率高、窄带跟踪特性和选择频率信号好,利于集成化和小型化等优点,但其不足之处为频率分辨率、频率转换时间等方面远不如DDS[1]。
DDS＋PLL的频率合成法则充分发挥了二者的优点且弥补了各自的不足,已成为现在频率合成领域的一种重要技术。
2 系统工作原理与方案分析2.1 DDS工作原理DDS的原理图如图1所示,在参考时钟的驱动下,相位累加器对频率控制字进行累加,得到的相位码对正弦查询表寻址,正弦查询表输出相应的幅度码,经D/A转换器生成阶梯波形,最后经LPF滤波得到所需频率的连续波形[2]。
DDS的输出频率由频率控制字K、相位累加器位数A和时钟频率共同决定,其关系如下:2.2 PLL工作原理PLL的原理图如图2所示,包括鉴相器(PD)、N分频器、环路滤波器(LF)和压控振荡器(VCO)4部分。
VCO输出频率经分频器分频后变为,然后送入PD与参考频率进行相位比较。
DDS信号源设计.
数字系统设计实践设计报告实验名称DDS信号源设计班级通信112学生姓名周焕强学号116040268指导教师应祥岳完成日期2013-04-10摘要DDS是Direct Digital Frequency Synthesis的简称。
DDS技术即是直接数字频率合成技术。
属于第三代频率合成技术，它从”相位”的概念出发进行频率合成。
电路系统具有很高的频率分辨率，可以实现频率快速切换，并且在改变时能够保持相位连续，很容易实现频率、相位和幅度的数控调制。
利用DDS的这些优点，本实验要用FPGA+DAC，设计一个DDS信号发生器。
本程序将会输入一个频率控制字，然后传送给相位累加器，输出高8位给正弦查询表，将存于数表中的数字波形,经D/A转换器和滤波，形成模拟量波形。
频率控制字和输出频率将会经过乘法器和除法器由十六进制转换成十进制，显示在数码管上。
关键词：DDS、信号发生器、相位累加、频率目录一、设计任务 (1)二、设计要求 (1)三、系统方案 (1)3.1 频率控制字输入模块的论证与选择 (1)3.2 rom模块的论证与选择 (1)3.3 相位累加器模块的论证与选择 (2)3.4 相位寄存器模块的论证与选择 (2)3.5 频率控制字M转码输出模块的论证与选择 (2)3.6 输出频率转化输出模块的论证与选择 (3)3.7 输出选择模块的论证与选择 (3)四、系统理论分析与计算 (3)4.1理论分析 (3)4.2理论计算 (4)五、电路与程序设计 (4)5.1电路的设计 (4)5.1.1DDS信号源顶层图形设计 (4)5.1.2系统电路原理图 (5)5.2程序的设计 (5)5.2.1频率控制字输入模块的vhdl设计 (6)5.2.2相位累加器模块的vhdl设计 (7)5.2.3输出选择模块的vhdl设计 (8)六、测试方案与测试结果 (9)6.1测试方案 (9)6.1.1软件测试 (9)6.1.2硬件测试 (9)6.2测试结果与分析 (10)6.2.1.测试结果 (10)6.2.2.测试分析与结论 (12)一、设计任务利用FPGA+DAC，设计一个DDS信号发生器。
基于DDS的短波射频频率源设计与实现
案 ， 出频率 范 围为 ４ ． ７ ｚ 输 ６ ５～ ５ ＭＨ 。
ａ 叶技２１ 第４ 第１期 ０ 年 ２卷 ０ １
Ｅ ｅ ｔｏ ｉ ｃ． Ｔ ｃ ． Ｏｃ． ５．２ １ ｌ ｃｒｎ ｃ Ｓ ｉ ＆ ｅ ｈ ／ ｔ １ ０ １
基 于 Ｄ Ｓ的短 波射 频 频 率 源设 计 与 实现 Ｄ
施华虎 ，张灵迪
（ 电子科 技大学 微电子与固体电子学院 ，四川 成都 ６ ０ ５ ） １０ ４
Ｄｅ ｉ ｎ ａ ｍ ｐｌｍ ｅ ａ ｉ ｎ ｏ ｈｏ ｔｗａ ｅ Ｆｒ ｑｕ ｎ ｙ Ｓｏ ｒ ｅ Ｂａ ｅ ｎ ｓｇ ｎｄ Ｉ ｅ ｎｔ ｔｏ ｆ Ｓ ｒ － ｖ ｅ ｅ ｃ ｕ ｃ ｓ ｄ ｏ ＤＤＳ Ｄｅ ｉ ｅ ｖｃ
Ｓ ａｕ Ｚ ＨＩＨｕ ｈ ， ＨＡＮＧ Ｌ ｎ ｄ ｉｇ ｉ
（ ｃｏｌ ｆ ｉ ｏｌ ｔ ｎｃ ａｄＳｌ －ｔｅＥｅｔ ｎ ｓ ｎ ｅ ｉ ｆ ｌ ｔ ｎｃ ｃ ｎｅ Ｓｈｏ ｏ Ｍ ｃ ｅ ｃ ｏｉ ｎ ｏｄＳａ ｌ ｒ ｉ ，Ｕ ｉ ｒｔ ｏ Ｅｅ ｒ ｉ Ｓ ｉ ｃ ｒ ｅｒ ｓ ｉ ｔ ｃｏ ｃ ｖ ｓｙ ｃ ｏ ｅ ａｄＴ ｃｎｌ ｙｏ ｈ ａ ｈｎｄ １０４ ｈｎ ） ｎ ｅｈ ｏ ｇ ｆ ｉ ，Ｃ ｅｇ ｕ ０ ５ ，Ｃ ｉ ｏ Ｃ ｎ ６ ａ Ａ ｓ ａｔ Ｔ ｅ ｔ ｃ ｒ ａｄｐｉｃ ｌ ｆ ｉ ｃ ｄｇ ａ ｓｎｈｓ ｅ Ｄ Ｓ ｒ ｉ ｒ ｕｅ ，ａｄｋｙｔ ｈｏ — ｂｔ ｃ ｈ ｒ ｔ ｅ ｎ ｒ ｉ ｅ ｏ ｄｒ ｔ ｉ ｔ ｙｔｅｉ ｒ（ Ｄ ）ａ ｔ ｄ ｃｄ ｎ ｅ ｃ ｎｌ ｒ ｓｕ ｕ ｎ ｐ ｓ ｅ ｉｌ ｚ ｅｎｏ ｅ ｏ
DDS数字频率计设计 精品
DDS设计一、基本原理直接数字频率合成器（DDS）是通信系统中常用到的部件，利用DDS可以制成很有用的信号源。
与模拟式的频率锁相环PLL相比，它有许多优点，突出为（1）频率的切换迅速；（2）频率稳定度高。
一个直接数字频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
DDS的原理框图如下所示：其中K为频率控制字，f c为时钟频率，N为相位累加器的字长，D为ROM 数据位及D/A转换器的字长。
相位累加器在时钟f c的控制下以步长K作为累加，输出N位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形ROM 输出的幅码S（n）经D/A转换器变成梯形波S（t）,再经低通滤波器平滑后就可以得到合成的信号波形了。
合成的信号波形形状取决于波形ROM中存放的幅码，因此用DDS可以产生任意波形。
本设计中直接利用D/A转换器得到输出波形，省略了低通滤波器这一环节。
1、频率预置与调节电路不变量K被称为相位增量，也叫频率控制字。
DDS方程为：f0= f c K/2n,f0为输出频率，f c为时钟频率。
当K=1时，DDS输出最低频率（也既频率分辩率）为f c /2nDDS的最大输出频率由Nyguist 采样定理决定，即f c /2,也就是说K的最大值为2n-1.因此，只要N足够大，DDS可以得到很细的频率间隔。
要改变DDS的输出频率，只要改变频率控制字K即可。
2、累加器相位累加器的原理图如下图相位累加器由N为加法器与N位寄存器级联构成。
每来一个时钟脉冲f c，加法器将频率控制字与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端，寄存器将加法器在上一个时钟作用后所产生的下数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续频率控制字进行相加。
这样，相位累加器在时钟的作用下，进行相位累加，当相位累加器累加满量时，就产生一次溢出，完成一个周期性的动作，这个周期应为u k= 2n / GCD（2N ;k）,其中GCD表示最大公约数。
基于DDS芯片AD9858的雷达宽带调频源的设计
基于DDS芯片AD9858的雷达宽带调频源的设计摘要：介绍了美国模拟器件公司的高性能直接数字频率合成器ad9859的主要性能，给出了其内部功能模块及工作波形图，同时给出了ad9858在雷达信号源设计中的应用方法。
１引言近年来，随着雷达技术的快速发展，人们对雷达信号的建议也越来越低。
高精度、低读取率为、低抗干扰性、高查获率为沦为人们崇尚的目标。
满足用户这种市场需求除了依靠产生繁杂的雷达波形外，还须要在雷达系统中应用领域高性能的器件。
而高性能ｄｄｓ技术、ｄｓｐ技术及大规模可编程逻辑器件技术、电子计算机的应用领域为此类问题的化解提供更多了一种代莱途径。
ａｄ９８５８就是一款高性能的ｄｄｓ器件，可以便利快速地产生线性调频、单频脉冲及编码调制信号。
图1ad9858的系统结构图２器件概述ａｄｉ公司推出的ａｄ９８５８器件是具有１ｇｓｐｓ千兆次取样／秒速率的直接数字合成器ｄｄｓ、１０位ｄ／ａ转换器、快速频率跳跃和精细调谐分辨率功能的单片解决方案。
ａｄ９８５８比先前的解决方案速度快三倍功耗却未增加，因而适合用在无线设备、军事以及航空雷达的设计当中。
和其它的高速ｄｄｓ产品不同，ａｄ９８５８内部集成了ｄａｃ、相位／频率检测器和电荷泵，能满足设计者的低相位噪音、低虚假能量、快速频率转换和宽带宽线性扫描的要求。
ａｄ９８５８的主要性能指标如下：具有１千兆次／秒的采样速率；具高达２ｇｈｚ的输入时钟；集成有１０位ｄ／ａ转换器；内含３２位可编程频率寄存器带有８位并行及ｓｐｉ串行控制接口；自动频率扫描功能；内带４套频率寄存器；采用３．３ｖ低电源供电；使用１００脚ｅｐａｄ－ｔｑｆｐPCB；内置存有２ｇｈｚ的混频器。
ａｄ９８５８芯片的主要引脚包括数据线ｄ７～ｄ０、地址线ａｄｄｒ５～ａｄｄｒ０、参考时钟输入引脚、ｄａｃ输出、寄存器组选择信号、频率更新引脚、系统同步时钟及复位信号等。
ａｄ９８５８芯片的系统结构例如图１右图，它共分三大块：ｄｄｓ核、演示混频器和数字锁相环。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
蔓 Ｉ塑 塑Ｉ ● 塑
图 １ 频 率 源 原 理 框 图
— —］Ｉ
２频 源 计 率 设
２ １ 技 术参数 分析 ．
（ ）跳 频 步 进 １
收 稿 日期 ： ０ ０— １ ８ ２ １ ０ —１
毫
度 可达 Ｆ ×２ Ｈｚ ，因此输 出信号 的跳频 步进 取
７ ０
中 图 分 类 号 ： Ｎ７ １ Ｔ ４ 文 献 标 识 码 ： Ａ 文 章 编 号 ： Ｎ３ —４ ３ ２ １ ） ４０ ６ —４ Ｃ ２１ １ （ ００ ０ —０９０
Ｄｅ ｅ ｏ ｍ ｅ ｔｏ ｓ ｅ ｅ ｙ Ｓ ｕ ｃ ｓ ｄ ｏ ｖ ｌｐ ｎ ｆ Ｆａ ｔＦｒ ｑｕ ｎｃ ｏ ｒ ｅ Ｂａ ｅ ｎ≤ １ Ｈｚ 频 率 切 换 时 间 ≤ 信 跳 ｋ ，
０ １ ｓ 相 位 噪声 ≤ 一 １ ０ｄ ｃ Ｈｚ ｌ Ｈｚ 带 内杂 ． ， ０ Ｂ ／ ＠ ｋ ， 散≤ 一 ６ Ｂ 。该 频 率 源 方 案 原 理 框 图 如 图 １ ０ｄ ｃ 所示 。
（ Ｌ ） 比， Ｄ Ｐ Ｌ相 Ｄ Ｓ具 有 频 率 切 换 时 间 极 短 、 率 分 频
辨率 高 、 相位 连续 和相 位噪声 低等 优势 。 因此 ， 于 基 Ｄ Ｓ技 术 的频 率合 成 器 在 高 速 跳 频 系统 中得 到 广 Ｄ 泛 的应 用 ， 充分 发挥 Ｄ 在 ＤＳ高速 频率 切换 的 同时 如
ｒｏ ， ｍ ａ ｌｓ ｅ ｈｉ — ｐｅ ｄ ｆ ｅ ｅ ｙ ｓ ｉｃ ｎ ． ｉ ｕｓ ｓ ｌ ｔ ｐ， ｇｈ ｓ ｅ ｒ ｑｕ ｎｃ ｗ ｔ ｈｉ ｇ
Ｋｅ ｒ ｓ ｆ ｓ ｒ ｑ ｅ ｙ ｓ ｔ ｈｉ ｇ； ｒ ｃ ｉ ｉａ ｙ ｈ ｓｓ； ｒ ｑ ｅ ｙ ｓ ｒ ｅ ｙ ｗｏ ｄ ： ａ ｔｆ ｅ ｕ ｎｃ ｗｉｃ ｎ ｄｉｅ ｔ ｄ ｇ ｔ ｌｓ ｔ ｅ ｉ ｆ ｅ ｕ ｎｃ ｏｕ ｃ
据 公 式 （ ） 算 且 恶 化 ３ｄ 后 为 一 １ １ｄ ｃ Ｈｚ ３计 Ｂ １ Ｂ ／ ＠
ｆ ｍｎ一 直 一 —— ａｉ 一 ｏ Ｏｎ Ｎ
≈ 一
０ ６ －Ｚ ・ ５Ｈ １ １
．
（ １ １）
１ Ｈｚ Ｄ ｋ 。Ｄ Ｓ的二倍 频 信 号 与 ４ ４ ６ＧＨｚ本 振 信 ．～ 而 本方案 中 Ｄ Ｓ输 出信 号二 倍 频 后 的 频率 分 Ｄ 号 混频后 的射 频输 出信号 的相位 噪声可认 为满足公
ｓｓ（ ｉ ＤＤＳ ｈｐ ｗｉ ｉｈ ｐ ｒｏ ｍａ ｃ ， ｎ ｉｅ ｈ ｅ ｉｎ ｐ ｏｅ ｔｂ ｓ ｄ ｏ ｈ ）ｃ ｉ ｔ ｈｇ ｅ ｆ ｒ ｎ ｅ ａ ｄ ｇ ｖ ｓｔ ｅ ｄ ｓｇ ｒｊ ｃ ａ ｅ ｎ ｔ ｅＤＤＳ ｆｅ ｕ ｎ ｙ ｈ ｒ ｑ ｅ ｃ
舰 船 电 子 对 抗
第 ３ ３卷
决于 Ｄ ＤＳ的时钟频率 。由于 Ｄ Ｓ芯片 最高 时钟 频 Ｄ
率可达 ３ ２ＧＨｚ本 方案 中选用 ２ ８ＧＨｚ的锁 相 介 ． ， ． 质振荡 器 （ ＤＲ 作 为 ＤＤ Ｐ ｏ） Ｓ的 时 钟 频 率 ， Ｄ Ｓ 则 Ｄ 的频率 分辨率 为 ：
（） ３ 计算 后 大 约为 一１ ２ｄ ｃ Ｈｚ １ｋ 。Ｄ Ｓ输 ３ Ｂ ／ ＠ Ｈｚ Ｄ 出信号 经过 二倍频 后 的相 位噪 声 依据 公 式 （ ） 算 ３计 后 大 约 为 一 １ ６ｄ ｃ Ｈｚ ｌ Ｈｚ ２ Ｂ ／ ＠ ｋ 。而 ４ ４ ６ＧＨｚ ．～ 本 振信 号的相 位噪 声 最差 为 ６ＧＨｚ 其 相 位 噪声 依 ，
摘要： 介绍 了一种高性能直接数字合成（ Ｄ ） Ｄ ｓ 芯片的工作原理及特 点 ， 并给 出了基于 ＤＤ Ｓ设计快速 频率源 的方案 ，
该 频 率 源 具 有 低 相 噪 、 杂 散 、 步进 、 速 频 率 切 换 的 特 点 。 低 细 高
关键 词 ： 快速频率切换 ； 直接数字合 成 ； 频率源
０引 言
相
，
霎 篙 度 。频 羹 ，。 是ｓ
本频 率 源技术 的设计 要求 为 输 出频 率 范 围 ５ ～
代 出 器件 水 平 的 提 高发慧 迅速 。与 １基 Ｄ 的 率 。 案 提 警随着 后 ０ 于ＤＳ～ ’源 频 方 展十分 一
传统 的直 接 频 率 合 成 （ Ｓ 、 相 环 间 接 频 率 合 成 Ｄ ）锁
ｓ ｕｒ ｅ ｅ ｐ ｅ ｓ ｐ ｏ ａ Ｔｈ ｓ ｆ ｅ ｅ ｙ ｓ ｒ ｅ ｈ ｈｅ ｃ ｒ ｃ ｅ ｉｔｃ ｆｌ ｗ ｈａ ｅ ｎ ｓ ｌ ｗ ｐｕ ｏ ｃ ｘ ｒ ｓ ｒ ｇｒ ｍ． ｉ ｒ ｑｕ ｎｃ ｏｕ ｃ ａｓｔ ｈａ ａ ｔ ｒｓ ｉｓ ｏ ｏ ｐ ｓ ｏｉｅ，ｏ ｓ —
２１ ０ ０年 ８月
舰 船 电 子 对 抗
ＳＨ Ｉ ＰＢＯ・ ＲＤ Ａ ＥＬＥＣＴＲＯ ＮＩ Ｃ０Ｕ Ｎ Ｔ ＥＲ Ｍ ＥＡＳＵ ＲＥ Ｃ
Ａ ｕｇ ０ ０ ．２ １
Ｖ ０１３３ Ｎ Ｏ ． ．４
第 ３ ３卷第 ４期
基 于 ＤＤＳ的快速 频 率源 的研 制
高 峰
（ 舶 重 工 集 团公 司 ７ ３ ， 州 ２ ５ ０ ） 船 ２ 所 扬 ２ ０ １
Ｇ Ａ ０ ｎｇ Ｆｅ
（ ｅ ７ ３ Ｉ ｓ ｉ ｔ ｆＣＳ Ｃ， ｎ ｚ ｏ ２ ０ １ Ｃｈ ｎ ） Ｔｈ ２ ｎ ｔ ｕ ｅ ｏ Ｉ Ｙａ ｇ ｈ ｕ ２ ５ ０ ， ｉａ ｔ
Ａｂ ｔａ ｔ Ｔｈｉ ｐ ｒｉ ｒ ｄｕ ｅ ｈ ｓｒ ｃ ： ｓｐａ ｅ ｎｔ ｏ ｃ ｓ ｔ ｅｏｐｅ ａ ｉ ｒｎｃｐｌ ｎ ｈａ ａ ｔ ｒｓ ｉｓ ｏ ｒ ｃ ｇｉａ ｙ ｈｅ ｒ ｔｎｇ ｐ ｉ ｉ ｅａ ｄ ｃ ｒ ｃ ｅ ｉｔｃ ｆａ ｄｉｅ ｔｄｉ ｔ ｌｓ ｎｔ —