数字逻辑指导书

合集下载

数字逻辑实验箱指导书第3版

数字电子技术基础 - 1 -数字电路使用手册1. 信号源：100KHz 、2. 指示灯：L0—L11十二个指示灯可作为输出指示，当输出为高电平时红灯亮，当输出为低电平时绿灯亮。

3. 数码管：板上共有数码管六个，其对应的输入为 8421码的数据线，分别为Dx 、Cx 、Bx 、 Ax 下标分别对应六个数码管，数码管为共阴极，对应的公共端为LEDx ，将LEDx 接地对应的数码管点亮，用Dx 、Cx 、Bx 、 Ax 进行编码，得到从“0——F ”的显示 4. 单脉冲：板上有单脉冲输出端分别为P+、P-,当按下相应按键时P+由低变高，P-由高变低。

(见第1 图左右两侧)5. 电源：除+5v 电源外，在箱子的正上方有两个可调电源输出端口。

分别在+5~+15及-5~-15范围内可调。

6. 开关：在箱子的右下方有k0—k11十二个拨动开关。

拨下输出低电平，拨上输出高电平。

(ELL-3数字逻辑实验箱面板图见下页)RGRRRRRRRGGGGGGGRGRGRGRGLED5LED5LED5LED5LED5LED5..................实验一集成逻辑电路的连接和驱动一、实验目的1．掌握TTL、CMOS集成电路输入电路与输出电路的性质。

2．掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。

二、实验原理1．TTL电路输入输出电路性质当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。

其方向是从外部流入输入端。

当输入端处于低电平时，电流由电源Vcc经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具有的负载能力。

高电平输出电压在负载不大时为3.5V左右。

低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一级LS系列TTL电路允许灌入8mA电流，即可吸收后级20个LS系列标准门的灌入电流。

最大允许低电平输出电压为0.4V。

2．CMOS电路输入输出电路性质一般CC系列的输入阻抗可高达1010Ω，输入电容在5pf以下，输入高电平通常要求在3.5V以上，输入低电平通常为1.5V以下。

数字电路及逻辑实验指导书Quartus

数字电路及逻辑实验指导书计算机科学与技术学院实验教学中心目录第一章实验平台简介1．1LP-2900逻辑设计实验平台1．2逻辑门第二章QuartusII开发软件的使用2．1 基于QuartusII的设计输入2．2 基于QuartusII的平面编辑2．3 基于QuartusII的模拟仿真2．4 基于QuartusII的编程下载第三章数字电路及逻辑实验3．0 一位半加器设计3．1 译码器的设计3．2 数据比较器的设计3．3 同步计数器的设计3．4 分频（除频）器的设计3．5 移位寄存器的设计3．6 数字显示电路的设计第一章实验平台简介1．1LP-2900逻辑设计实验平台LP-2990逻辑设计实验平台由CPLD晶片板、I/O元件实验板、PC下载界面电路和电源四部分组成。

1．CPLD晶片板在CPLD晶片板上，有一片Altera 10K系列晶片，Altera EPF10K10TC144-4 CPLD,该晶片提供不断重新下载新电路的弹性与便利。

2．I/O元件实验板在I/O元件实验板上，有12种I/O元件：4组红绿黄LED；6个共阴极七段显示器；一个蜂鸣器；两个电子骰子；一个时序电路；3组8位开关；4个脉冲按键；一个4x3键盘；一块8x8点矩阵LED显示器；一个液晶显示器；A/D与D/A电路组件；8051单片机模组。

这些I/O元件，提供了调试逻辑电路必要的环境。

为了便于实验，给出LP-2900的部分I/O元件的脚位：DE174LS138）输出端Y0- - -Y5为C1- - -C6，C1- - -C6分别为6个显示器阴极共点端。

RK1 RK2 RK3 为键盘列输出。

DE1、DE2、DE3为译码器（74LS138）的输入端，译码器（74LS138）输出端Y0- - -Y3为C1- - -C4，C1- - -C4分别为键盘的扫描输出。

3．PC下载界面电路PC与LP2900的通信电路。

1．2 逻辑门为了便于在图形方式下选取逻辑器件和在文本方式下使用门原语设计逻辑电路，下面给出部分逻辑门符号以供使用。

[整理]15数字逻辑实验指导书1

-------------数字逻辑与数字系统实验指导书青岛大学信息工程学院实验中心巨春民2015年3月-------------实验报告要求本课程实验报告要求用电子版。

每位同学用自己的学号+班级+姓名建一个文件夹（如2014xxxxxxx计算机X班张三），再在其中以“实验x”作为子文件夹，子文件夹中包括WORD 文档实验报告（名称为“实验x实验报告”，格式为实验名称、实验目的、实验内容，实验内容中的电路图用Multisim中电路图复制粘贴）和实验中完成的各Multisim文件、VerilogHDL源文件、电路图和波形图（以其实验内容命名）。

实验一电子电路仿真方法与门电路实验一、实验目的1．熟悉电路仿真软件Multisim的安装与使用方法。

2．验证常用集成逻辑门电路的逻辑功能。

3．掌握各种门电路的逻辑符号。

4．了解集成电路的外引线排列及其使用方法。

5. 学会用Multisim设计子电路。

二、实验内容1．用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。

注：与门型号7408，或门7432，与非门7400，或非门7402，异或门7486，反相器7404.2．用L=ABCDEFGH，写出逻辑表达式，给出逻辑电路图，并验证逻辑功能填入表1.2中。

()'三、实验总结四、心得与体会实验二门电路基础一、实验目的1. 掌握CMOS反相器、与非门、或非门的构成与工作原理。

2. 熟悉CMOS传输门的使用方法。

3. 了解漏极开路的门电路使用方法。

二、实验内容1. 用一个NMOS和一个PMOS构成一个CMOS反相器，实现Y=A’。

给出电路图，分析其工作原理，测试其逻辑功能填入表2-1。

表2-1 CMOS反相器逻辑功能表2. 用2个NMOS和2个PMOS构成一个CMOS与非门，实现Y=(AB)’。

给出电路图，分析其工作原理，测试其逻辑功能填入表2-2。

3. 用2个NMOS和2个PMOS构成一个CMOS或非门，实现Y=(A+B)’。

数字逻辑实验指导书(1)

实验一实验箱及小规模集成电路的使用一实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片 74LS04 六非门 1片三实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。

（1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。

（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。

）改变输入的状态，观察发光二极管。

74LS86的接法74LS00基本一样。

表 74LS00的功能测试表 74LS86的功能测试（2）分析74LS00和74LS86的四个门是否都是完好的。

2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。

（3）利用74LS00和74LS04设计一个异或门。

画出设计电路图。

实验二译码器和数据选择器一实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS138 3线－8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三实验内容1 译码器功能测试（74LS138）芯片管脚图如图所示，按照表连接电路，并完成表格。

其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。

表2 数据选择器的测试（74LS151）按照表连接电路，并完成表格。

其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。

表选通端地址输入端数据输入端输出 GA 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 1 × × × × × × × × × × × 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 11111113 分别用74LS138（配合74LS20）和74LS151实现逻辑函数),,,(7421m m m m F ∑=,要求画出逻辑图。

数字逻辑与数字电路试验指导书

数字逻辑与数字电路实验指导书（2013-2014下第四版）主编：张婧婧计算机与信息工程学院数字电路使用手册1. 信号源：、100KHz 、2. 指示灯：L0—L11十二个指示灯可作为输出指示，当输出为高电平时红灯亮，当输出为低电平时绿灯亮。

(见第1 图左右两侧)5. 电源：除+5v 电源外，在箱子的正上方有两个可调电源输出端口。

分别在+5~+15及-5~-15范围内可调。

6. 开关：在箱子的右下方有k0—k11十二个拨动开关。

拨下输出低电平，拨上输出高电平。

(ELL-3数字逻辑实验箱面板图见下页)RGRRRRRRRGGGGGGGRGRGRGRGLED5LED5LED5LED5LED5LED5..................实验一简易的数码管电路一、实验目的1、通过数码管显示电路了解数码管的显示原理；2、熟悉数字电路的仿真环境；3、学习在实验箱上铺设简单的数码管显示电路。

二、实验原理字形3、实验的仿真电路4、在试验箱中搭建数码管显示电路实验二组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1．使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤是：(1)根据设计任务的要求，列出真值表。

(2)用卡诺图或代数化简法求出最简的逻辑表达式。

(3)根据逻辑表达式，画出逻辑图，用标准器件构成电路。

(4)最后，用实验来验证设计的正确性。

2．组合逻辑电路设计举例用“与非”门设计一个四人表决电路。

15数字逻辑实验指导书1

数字逻辑与数字系统实验指导书青岛大学信息工程学院实验中心巨春民2015年3月实验报告要求本课程实验报告要求用电子版。

实验一电子电路仿真方法与门电路实验一、实验目的1．熟悉电路仿真软件Multisim的安装与使用方法。

2．验证常用集成逻辑门电路的逻辑功能。

3．掌握各种门电路的逻辑符号。

4．了解集成电路的外引线排列及其使用方法。

5. 学会用Multisim设计子电路。

二、实验内容1．用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。

()'三、实验总结四、心得与体会实验二门电路基础一、实验目的1. 掌握CMOS反相器、与非门、或非门的构成与工作原理。

2. 熟悉CMOS传输门的使用方法。

3. 了解漏极开路的门电路使用方法。

二、实验内容1. 用一个NMOS和一个PMOS构成一个CMOS反相器，实现Y=A’。

给出电路图，分析其工作原理，测试其逻辑功能填入表2-1。

表2-1 CMOS反相器逻辑功能表2. 用2个NMOS和2个PMOS构成一个CMOS与非门，实现Y=(AB)’。

给出电路图，分析其工作原理，测试其逻辑功能填入表2-2。

3. 用2个NMOS和2个PMOS构成一个CMOS或非门，实现Y=(A+B)’。

数字逻辑设计实验室指导书说明书

LAB BROCHUREDigital Logic Design Lab DEPARTMENT OF ELECTRICAL ENGINEERINGCONTENTS...................................................................................................................... Lab Venue 3............................................................................................. Lab Objectives & Courses 3 Lab Description & Experiments 4....................................................................................................................................................................................... Hardware Experiments 5 ....................................................................................................... Verilog Experiments 6 Lab Resources 7...............................................................................................................DLD Lab Venue: Computer Interfacing Lab First Floor, Electrical DepartmentLab VenueThe Digital Logic Design Lab (DLD Lab) is one of the most important and well equipped lab of the Department of Electrical Engineering at University of Engineering and Technology, Lahore. This lab is conducted at the Computer Interfacing Lab situated at the ﬁrst ﬂoor of the Electrical Engineering Department.Scope of the LabThe DLD Lab is for undergraduate coursework related to the course EE131. It is one of the core modules of B. Sc. Electrical Engineering therefore the lab has a signiﬁcant importance in the department.Related CoursesThis lab is designed such that thestudents get a hands on familiaritywith the concepts they come acrossin the course EE131 that is the DigitalSystems course. This is anundergraduate course which dealswith the basics of digital systemsdesign and is a core module of theB. Sc. Electrical Engineeringcoursework as it provides theprerequisites for advance courses indigital electronics. Because of thesigniﬁcance of this course the DLDLab has been carefully designed tomeet the course requirement.Brief Overview of the LabThe Lab is well equipped withboth hardware and software facilitiesrequired by the students to performthe necessary experiments designedfor this lab. Details of the labequipment has been discussed in aproceeding section.Experiments are designed insuch a way that the students becomewell aware of the concepts they learnin the theory sessions. A list ofexperiments that are conducted inthis lab has also been mentioned in aproceeding section.Experiments are related to bothdigital hardware and VerilogProgramming.Objectives & CoursesLab Description & ExperimentsLab DescriptionThe Experiments in the Lab have been divided into two major portions:•Hardware Labs•Hardware Description Language (Verilog) LabsHardware Labs have been designed to familiarize students with the Combinational Digital Logic Design and Sequential Digital Logic Design through the implementation of Digital Logic Circuits using ICs of basic logic gates and some simple digital logic circuits.HDL (Verilog) Labs havebeen designed tofamiliarize students with theHDL based Digital DesignFlow. These labs introducestudents with differentlevels of coding available inVerilog i.e. Gate level,Dataﬂow level andBehavioral level. Xilinx ISE7.1 tools have been used inthese labs. Finally, theskills learnt in the HDLlabs are employed toimplement some digitallogic circuits on Spartan-3FPGA, using Xilinx StarterKit Development Board.Expected OutcomesWith the help of the twothreads of the labmentioned above, studentswill have clearunderstanding of all thethree paradigms ofimplementation of digitallogic circuits:•Implementation usingICs for basic logic gatesand simple circuits•Implementationthrough the Developmentof Dedicated IC(ASIC)•Implementationthrough ReconﬁgurableLogic (i.e. FPGA)This makes studentsadept in basic conceptsinvolved in digital logicdesign. The lab contributesa lot to the basic learning ofdigital systems.This shows theindispensability of theDLD Lab.List of ExperimentsList of experiments isgiven on page 5 and 6. Asmentioned before the labhas two major portionstherefore there are two listsof experiments one relatedto the hardware labs andthe other related to thehardware descriptionlanguage (verilog) labs. Allthese experiments aremandatory and each lab isfollowed by speciallydesigned assignments.A Lab DemonstrationA Digital Chip (inside view)TITLE TOPICS1To Verify the Behavior of Logic Gates using Truth Table and Familiarization with Digital Integrated Circuits Basic Logic Gates, Truth Table, Integrated Circuits2Implementation of Boolean Function using Logic Gates and Introduction to Hierarchical Design of Digital Logic Circuits Boolean Functions,Boolean Algebra,Hierarchical Design of Digital Logic Circuits3Familiarization with the Different Portions of the Datasheet fora Digital IC and Using the Datasheet to Gather RelevantInformation to Utilize the IC as a Component in another DigitalLogic Circuit Datasheet of a Digital Logic IC, Hierarchical Design of Digital Logic Circuits4Implementation of 8 bit Binary Comparator using 4 bit Binary Comparators Binary Comparator,Hierarchical Design of Digital Logic Circuits5Implementation of 4bit into 3bit Binary Multiplier using 4bit Binary Adders Binary Multiplication,Hierarchical Design of Digital Logic Circuits6Implementation of BCD Adder using 4bit Binary Adders, 4 to 7 Segment Decoder and 2Digit 7 Segment Display BCD addition,Hierarchical Design of Digital Logic Circuits7Implementing a Full Adder using(a) Decoder(b) Multiplexer Implementation of Boolean function using Decoder,Implementation of Boolean function using Multiplexer8Flip Flops Different Types of Flip Flops9To study the fundamentals of basic counters and to construct various types of counters CountersHardware ExperimentsTITLE TOPICS1Introduction to HDL based Digital Design Methodology HDL based Digital Design Flow usingVerilog,Introduction to Outsourcing Business Model2Introduction to Basic Syntax of Verilog and Gate level Modelingthrough implementation of half adder at gate level and itssimulation using Xilinx ISE tools Basic Concepts of Verilog, Modules and Ports, Gatelevel coding in Verilog,3Introduction to the concepts of Instantiation and HierarchicalDesign in Verilog through the implementation of full adderusing the previously designed half adder modulesHierarchical Design in Verilog4Introduction to the Concept of Vectors and Introduction to Dataﬂow modeling through implementation of half adder andfull adder at dataﬂow level Vectors in Verilog,Dataﬂow level coding in Verilog5Consolidation of the concepts of Dataﬂow level modeling and Introduction to the concept of Synthesis by the CAD tool Dataﬂow level coding in Verilog, Logic Synthesis6Introduction to Behavioral modeling through implementation ofhalf adder and full adder at behavioral level.Behavioral level coding in Verilog7Introduction to if else statement and case statement inBehavioral modeling through implementation of Multiplexerif else and case statements in Verilog8Introduction to the Concepts of Sequential Circuit anda TestBench module (Stimulus Block)Sequential circuits in Verilog, Concept of Testbench module in Verilog9Behavioral Level Coding of Basic Sequential Circuits andConsolidation of the concepts of TestBench module (StimulusBlock)Sequential circuits in Verilog10Introduction to Field Programmable Gate Array(FPGA) and Steps involved in its Programming Need for Reconﬁgurable Logic, Xilinx ISE Tools for Programming the Xilinx FPGAsVerilog ExperimentsLab ResourcesHardware ResourcesThe lab is fully equipped with all the hardware required to conduct the above mentioned experiments. The hardware resources of the lab are:•Pentium-IV PCs (with MS WinXp OS)•Hardware trainers for logic circuit design and analysis•Electronic Chips of all digital gates•Spartan-III FPGA board kits•Power SuppliesThese resources allowthe students to have ahands on experience ofbasic digital logic designconcepts. This activitygreatly leverages what thestudents learn in the theorysessions.Software ResourcesThe lab also consists ofthe software resourcesrequired by the studentsnamely:•Veriwell•ModelSim•Xilinx IDE•MatlabSoftware resources areequally important ashardware resources are.These software resourcesare sufﬁcient for thestudents to performexperiments. Thesesoftwares provide thestudents with thenecessary platform to workon HDL that is the Verilog.These softwares are alsorequired to work with thesophisticated hardwareslike Spartan-III FPGAboards.The lab has all theresources whether relatedto hardware or software sothat the students becomeadept in the basic ﬁeld ofdigital electronics.Students areencouraged to use the labresources to performactivities andexperiments which helpthem strengthen theirconcepts.Lab StaffLike other labs of thedepartment there is atrained and able staffconsisting of skilled labtechnicians that take careof the lab equipment.They also guidestudents about handlingthe lab equipment and theprecautionary measuresrequired for the studentswhile working in the lab.A Digital Circuit BoardA SimulationDIGITAL LOGIC DESIGN LAB1st Floor, Department of Electrical Engineering UNIVERSITY OF ENGINEERING & TECHNOLOGY, LAHORE-54890, PAKISTAN..pkurl:Ph: + 92 42 9029229, Fax: + 92 42 9250224Computer Interfacing Lab。

数字逻辑实验

淮北师范大学计算机学院School of Computer Science & Technology,HuaiBei Normal University计算机学院编写实验注意事项1、电源的打开顺序是：先开交流开关（实验箱中的船形开关），再开直流开关，最后打开各个模块的控制开关。

电源关掉的顺序刚好与此相反。

2、切忌在实验中带电连接线路，正确的方法是断电后再连线，进行实验。

3、实验箱主电路板上所有的芯片出厂时已全部经过严格检验，因此在做实验时切忌随意插拔芯片。

4、实验箱中的叠插连接线的使用方法为：连线插入时要垂直，插入后稍做旋转，切忌用力，拔出时用手捏住连线靠近插孔的一端，然后左右旋转几下，连线自然会从插孔中松开、弹出，切忌用力向上拉线，这样很容易造成连线和插孔的损坏。

5、实验中应该严格按照老师的要求和实验指导书来操作，不要随意乱动开关，芯片及其它元器件，以免造成实验箱的损坏。

6、如果在实验中由于操作不当或其它原因而出现异常情况，如数码管显示不稳定、闪烁，芯片发烫等，首先立即断电，然后报告老师，切忌无视现象，继续实验，以免造成严重后果。

7、实验中所用的元件都需要自行配置，元件名称都在实验设备与器件中写出，在实验中不同公司和国家的同种功能的元件可替换，比如CD系列的与CC系的同各功能的集成芯片可替换。

8、注意保持卫生，下课后将桌面附近的垃圾全部带走，并有打扫实验室的义务。

目录实验一数字电路仪器的使用及门电路 (1)实验二加法器实验 (2)实验三数据选择器及其应用 (3)实验四组合电路的设计与测试 (5)实验五触发器及其应用 (7)实验六移位寄存器及其应用 (10)实验七异步时序电路实验 (13)实验八综合设计实验 (14)数字逻辑与数字电路实验项目实验一数字电路仪器的使用及门电路一、实验目的1、数字电路仪器的各功能模块见实验箱使用说明。

2、测试TTL集成芯片中的与门、或门、非门、与非门、或非门与异或门的逻辑功能。

数字逻辑实验指导书

《数字电路》实验指导书×××编写适用专业：电类专业运算机专业巢湖学院物理与电子科学技术系2020年1月巢湖学院实验教学中心制前言本书是数字逻辑及数字电子技术的实验教材，在必然理论基础指导下，注重实验方式和实验技术能力的培育。

更注重学生主观能动性的发挥，尽可能不用固定的实验方式去限制学生的思维，因此本书的指导思想是用有限的内容、开放性的实验方式取得尽可能多的收成。

本书包括逻辑电平和门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲单元电路，存储器，A/D和D/A转换电路的实验等内容。

每一个实验大体都代表数字电路的一个知识点或几个部份内容的综合应用，并以小结的形式给出了较充分的专题实验，各专题实验的内容和现行数字电路课堂教学的内容大体对应，可是完全采纳了实验的研究方式；在实验进程中，教师能够依如实验时刻确信必做和选做项，学生能够在完成必做项的基础上，尽可能地多做一些内容，让能力强的学生取得更多的锻炼，关于实验方式不做过量的限制，给学生更多的思维空间，调动学生自主试探的踊跃性，每一个实验都有预习要求和相应的试探问题要回答，这些内容都是学生实验报告上必需回答的，是通过实验以后，反映学生理论和实践的一个提高。

咱们依照数字电路本身的课程体系来安排实验教学的内容，希望学生通过实验教学，既能提高自己的观看能力、思维能力、工程实践能力和设计创新能力，同时又能够对整个数字电路课程体系有深切透彻的明白得。

学生实验报告大体内容要求每门课程的所有实验项目的报告必需以课程为单位装订成册，原那么上利用此刻各系执行“实验报告”。

实验报告应事前预备好，用来做预习报告、实验记录和实验报告，要求这三个进程在一个实验报告中完成。

1．实验预习在实验前每位同窗都需要对本次实验进行认真的预习，并写好预习报告，在预习报告中要写出实验目的、要求，需要用到的仪器设备、物品资料和简要的实验步骤，形成一个操作提纲。

对实验中的平安注意事项及可能显现的现象等做到心中有数，但这些不要求写在预习报告中。

数字逻辑设计实训指导书

数字逻辑设计实训指导书数字逻辑设计实训指导书一、教学目标（一）课程性质实训（二）课程目的训练学生综合运用学过的数字电路的基本知识以及独立设计比较复杂的数字电路的能力。

二、教学内容及基本要求（一）实训题目题目见附录1，要求2~3人一组，每组一题。

（二）设计内容及要求1）课题方案及电路设计按课题的要求确定电路的组成方案，根据题目要求的逻辑功能进行电路设计，电路各个组成部分必须有设计说明，手工设计要用Protel软件画出电路原理图和PCB图。

2）电路仿真①基于PROTEUS（或Multisim）的电路仿真。

用电路仿真软件PROTEUS（或Multisim）对手工设计好的电路进行仿真，根据仿真结果对设计的电路进行修改和完善。

②基于电子设计平台QuartusII以及大规模可编程逻辑器件FPGA/CPLD的自动化设计及硬件电路仿真。

利用电子开发设计平台QuartusII，采用原理图输入或VHDL文本输入的方法进行逻辑电路的自动化设计并进行仿真，满足设计要求后在EDA实验箱（PK-3）进行下载和硬件仿真。

3）硬件电路制作（选做）用中小规模数字集成电路实现设计的电路。

三、主要教学环节（一）设计时间安排1）本实训的时间为3周。

2）设计前一周布置设计题目，学生进行相关资料及知识的准备。

3）第一周：电路的手工设计及软件仿真4）第二周：基于QuartusII的自动化设计及仿真5）第三周：硬件电路制作与调试（二）设计的评价设计全部完成后，须经指导老师验收。

老师根据学生演示及回答问题情况对学生设计结果进行评价。

课程设计成绩的评定按下表进行：注：加权求和时：E取30分；D为65分；C为75分；B为85分；A为95分。

四、实训报告的内容和要求（一）实训报告的内容按广西工学院课程设计报告模板进行编写，用A4纸打印，左侧装订。

（二）实训报告编写的基本要求(1)按规定格式书写，所有内容一律打印；(2)报告内容包括设计任务、设计过程、软件仿真的结果及分析、硬件仿真（或电路制作调试）的结果及分析；(3)要有整体电路原理图和各模块电路的原理图；(4)各人独立完成各自设计报告，同组亦不能相互抄袭。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

五、实验内容与步骤
1．测量与非门的逻辑功能
测试电路如图1-1所示。
⑴ 在实验箱面板的实验区寻找到74LS00芯片，按图9-1所
示实验电路接线，VCC取+5V。输入端分别接“逻辑电平”开关
（高电平为“1”或低电平为“0”），输出端接至发光管“电平显示”
输入端（当与非门输出高电平时，发光管亮，低电平时发光管
灭）。检查无误方可通电。
⑵ 与非门输入端A，B分别为表格所列状态时，测试输出
端Y的电位，并将它们转换成相应的逻辑状态，填入表1-1内。

表1-1
输入端输出端
A B
电位（V）逻辑状态（0、1）

0 0
0 1
1 0
1 1

⑶ 如图1-2所示，输入端Ui 接1KHz“连续脉冲”输出，另一输入端B接“逻辑电平”。
使输入端B分别接入逻辑“1”和逻辑“0”，用示波器观察并记录输出端Uo的波形。

Uit0Uo(B=1时)t0Uo(B=0时)t0UiBUo+Vcc147123&（接1kHz连续脉冲）（接逻辑电平）
图1-2 与非门输出波形的测试

⑷ 在下列情况下用万用表测量输入悬空端和输出端的电平值，并填入表9-2内。
a.至少有一个输入端为0V；b.一个输入端为5V，一个输入端悬空；c.所有输入端悬空。

表1-2
输入端输出端
A 电位（V） B
电位（V）电位（V）逻辑状态

0 1
悬空
1
悬空悬空

A
B
Y

+Vcc
14

7
1

2
3
&

图1-1 与非门测试电路
2．测量或非门的逻辑功能
⑴ 在实验箱面板的实验区选取74LS02芯片，按图9-3所示实
验电路接线。输入端A，B分别接“逻辑电平”开关，输出端接至
发光管的“电平显示”输入端。检查无误方可开启电源。
⑵ 或非门输入端A，B分别为表9-3所列状态时，测试并对应
写出输出逻辑状态，填入表1-3内。

表1-3
输入端输出端
A B
电位（V）逻辑状态（0、1）

0 0
0 1
1 0
1 1

⑶ 按图1-4所示电路接线，一个输入端Ui 接f=1KHz连续脉冲，另一端B接“逻辑电平”
输出。使输入端B分别接高电平和低电平，用示波器观察输出Uo的波形并记录。

⑷ 在下列情况下用万用表测量输入悬空端和输出端的电平值，并填入表9-4内。
a.至少有一个输入端为0V；b.一个输入端为5V，一个输入端悬空；c.所有输入端悬空。

1-4
输入端输出端
A 电位（V） B
电位（V）电位（V）逻辑状态

0 1
悬空
1
悬空悬空

A
B
Y

+Vcc
14

7
3

2
1

图1-3 或非门测试电路

Ui
t
0
Uo(B=1时)

t
0
Uo(B=0时)

t
0

Ui
B
Uo

+Vcc
14

7
1
2

3
（接1kHz连续脉冲）

（接逻辑电平）
3．测量异或门的逻辑功能
⑴ 选取74LS86芯片，按图1-5接线。输入端分别接“逻辑电
平”开关，输出端接至发光管的“电平显示”输入端。检查无误
方可开启电源。
⑵ 异或门输入端A，B分别为表1-5所列状态时，读出输出状
态，填入表内。

表1-5
输入端输出端
A B
电位（V）逻辑状态（0、1）

0 0
0 1
1 0
1 1

⑶ 在下列情况下用万用表测量输入悬空端和输出端的电平值，并填入表1-6内。
a.至少有一个输入端为0V；b.一个输入端为5V，一个输入端悬空；c.所有输入端悬空。

表1-6
输入端输出端
A 电位（V） B
电位（V）电位（V）逻辑状态

0 1
悬空
1
悬空悬空
六、注意事项
⑴ 集成芯片使用前，首先要搞清楚各管脚的功能，连接实验电路时，应特别注意：U
cc

及地线不能接错。组合逻辑电路中使用的芯片，均接+5V电源。

⑵ 本实验万用表使用时，应选直流电压档来测量输出电压。
七．思考题
⑴ TTL反相器的电气特性主要包含那些内容？
⑵ 什么是抗干扰力和带负载力？
八．实验报告要求
⑴ 整理实验数据，以表格形式列出参数测试条件与结果，并对结果进行分析。
⑵ 整理实验数据，画出实测的静态电压传输特性曲线，并从中读出各有关参数值。
⑶ 回答思考题所提出的问题。

A
B
Y

+Vcc
14

7
1

2
3
=1

图1-5 异或门测试电路