结构设计规范-射频模块结构设计流程
《CMOS射频集成电路设计》课件_第11章
图11-14 差分逻辑
为了让差分逻辑处于很好的工作状态,必须在版图中对 两路信号的信号线长度进行匹 配。从模块 A 到模块B,如图 11-15所示,应尽可能使两信号线路径长度相等。如果两线 的 路径相同、寄生参量相同、时间常数相同,则模块 B的两路 输入信号的上升沿和下降沿 同时精确到达。理想的差分逻 辑依靠一致的布线。
2. 元器件布局 MOS管等有源器件的排列要有利于 RF信号的传输,使之 不产生损失、延迟,不被干 扰。对于电阻来说,要严格按照上 述的版图匹配设计原则来布局。最需要注意的是电感, 考虑 到电感占用很大的面积,而且基于电磁感应的影响,必须严格 按照元件库中电感版图 所独占的版图排列,不允许其他元件 或互连线占据或靠近其版图所要占据的区域,否则版 图是无 法成功设计与验证的。
图11-12 随意布局的版图,差的匹配 图11-13 对称布局的版图,好的匹配
7. 信号路径匹配法 有一种具有很好匹配性的电路称为差分逻辑。一般讲到 差分就要和匹配联系起来。在 高速数字电路设计中,CMOS 逻辑经常被用到。在 CMOS逻辑中,分别由高电平和低电 平 来代表逻辑0和1。在 CMOS逻辑中,只有一根信号线,而差分 逻辑有两根信号线。在 差分逻辑中,我们确定逻辑状态是通 过一路输出电压减去另一路输出电压的方法来完成 的。图 11-14给出了某个差分信号的两个波形。
匹配规则4:掩模设计者不是万能的,电路设计者应该知 道他们想要的匹配。
2.“根”元件法(rootcomponentmethod) 有时候我们需要多个元件进行互相匹配。举个例子,如 图11-1所示。
图11-1 不同阻值的电阻连接的情况
采用根元件策略的更好的办法是选择一个中间值作为根 元件值。以图11-2为例,我 们选择1kΩ 作为根电阻。2kΩ 的 电阻就是两个1kΩ 电阻的串联,而500Ω 就是两个 1kΩ电阻的 并联,依此类推。
毕业论文--基于射频识别技术的门禁系统设计
毕业论文--基于射频识别技术的门禁系统设计毕业论文基于射频识别技术的门禁系统设计作者姓名：专业、班级：学号：校内指导教师：校外指导教师：完成日期：黄河水利职业技术学院自动化工程系摘要本文研究一种基于射频识别（RFID）技术的门禁系统。
（1）研究了基于射频识别技术的门禁系统的总体设计，设计了射频IC读卡器的电路原理图。
读卡器主要由射频天线、读卡模块、RS485通信接口及单片机控制系统组成，（2）深入研究RFID 天线的EMC过滤器、接收电路以及天线匹配电路等构成并设计优化了天线耦合电路。
（3）门禁终端通信采用RS485总线，同时结合门禁读卡器研究了RS485的网络拓扑结构，通过RS485接口与PC机组成通信网络系统。
（4）设计单片机的包看门狗、液晶显示、数据存储和实时时钟等在内的外围模块电路。
（5）采用模块化软件设计方法，根据MF RC500的特性，系统地对MF RC500芯片的操作流程进行研究，设计主程序的流程图和各个模块子程序。
（6）并建立一个Access数据库用来存储用户信息。
上位机与下位机之间的通信采用串口通信，选用MAX232CPE芯片完成上、下位机之间的通信。
关键词：门禁系统；射频识别；MF RC500；非接触式IC卡；串口通信目录摘要 (I)引言 (1)第1章门禁系统总体设计方案 (1)1.1 门禁系统总体系统设计 (1)1.2 门禁系统硬件设计 (2)1.3门禁系统软件设计 (3)第2章门禁系统主要硬件电路设计 (3)2.1 门禁主控器 (3)2.2源模块设计 (4)2.3射频控制模块设计 (5)2.3.1 射频识别系统的典型结构 (5)2.3.2射频识别系统原理 (6)2.4 RS485通信模块设计 (8)2.4.1R S485接口 (8)2.4.2R S485网络拓扑结构 (10)2.5 液晶显示模块设计 (12)2.5.1 LCD1602介绍 (12)2.5.2 引脚功能介绍 (13)2.5.3 寄存器选择功能及指令功能 (13)2.6实时时钟的硬件设计 (13)2.6.1 实时时钟的接口 (14)2.6.2 时钟数据传输的控制 (15)2.6.3 时钟数据传送方式 (15)2.7电平转换电路设计 (16)2.7.1电平转换芯片 (16)2.7.2 MAX232芯片 (16)2.7.3电路连接图 (17)2.8报警电路设计 (17)第3章IC卡与门禁主控器的选择 (18)3.1非接触式IC卡的选择 (18)3.2门禁控制电路 (19)3.3 读卡器选择 (20)第4章门禁系统软件设计 (21)4.1系统总体程序流程设计 (21)4.2 射频控制模块 (22)4.4 通讯模块 (25)4.5显示模块 (29)4.6上位机设计 (30)4.6.1 上位机程序流程图 (30)4.6.2用户登录界面设计 (31)4.6.3门禁系统界面设计 (33)第5章系统调试及结果分析 (34)5.1 系统调试 (34)5.2 结论分析 (35)参考文献 (35)附录部分电路原理图及PCB图 (38)致谢 (39)引言随着我国社会主义市场经济的深入发展和未来知识经济时代的临近，门禁系统作为一项安防措施，将会形成更大规模的产业。
sdram pcb 设计规则
sdram pcb 设计规则SDRAM (Synchronous Dynamic Random Access Memory)是一种同步动态随机存取存储器，被广泛应用于计算机和其他电子设备中。
SDRAM PCB (Printed Circuit Board)设计规则是在设计SDRAM模块时需要遵循的一些准则和规范，以确保模块的性能、稳定性和可靠性。
下面是一些与SDRAM PCB设计相关的参考内容：1. PCB布局：- 确保SDRAM芯片和相关元件之间的连接尽可能短，以减少信号传输的延迟。
- 高速信号线应避免过长的走线，并尽量采用直线走线方式，以减少信号的反射和干扰。
- 将SDRAM芯片和电源引脚放置在接近功耗滤波电容的位置，以最大程度地降低功耗线的阻抗。
- 合理规划地面和电源平面，确保它们之间有足够的距离，以减少地平面与电源平面之间的串扰。
2. 信号完整性：- 为时钟信号、地址信号和控制信号提供低阻抗、低噪声的电源电压。
这可以通过增加电源滤波电容和合理布局电源和地线来实现。
- 使用阻抗匹配技术，保持信号走线的阻抗与适配SDRAM的驱动器和终端之间的要求一致。
- 通过添加补偿差分走线、增加差分走线间距、使用扇出缓冲器等措施，减少信号串扰和互相干扰。
3. 电源和地线：- 提供足够的地平面和电源平面，以减少信号回流路径的长度和电磁干扰。
- 采用较大的电源与地引脚走线，以增加电源回流的路径，减小引脚区距离，提高电源稳定性。
- 使用分区式供电和分离式地线布局，以降低供电噪声和信号引起的传导和射频辐射干扰。
4. DDR引脚布局和输形：- DDR (Double Data Rate)是SDRAM的一种改进版本，它有更高的数据传输速率和更复杂的信号分布。
在布局和输形过程中，应遵循DDR的特殊要求，如匹配长度差异、避免信号回流突变等。
5. 噪声控制：- 在PCB设计中使用分离式地线和电源布局可减少地线回流并降低供电噪声。
分布式源场极板结构射频LDMOS器件的设计
ｗａ ｅ ＡＷ Ｒ． Ｔｈ ｉ ｕ ａ ｉｎ ａ ｄ ｔ ｓ ｅ ｕ ｔ ｄ ｃ ｔ ｈ ｔ ｒ ｅ ｓｍ ｌｔｏ ｎ ｅ ｔｒ ｓ ｌｓｉ ｉａ ｅｔ ａ ，ｗｉ ｈ ｓｄ ｓｇ ｎ ｔ ｔ ｉ ｅ ｉ ｎ，ｔ ｅ ｐ ｒ ｓｔｃｃ ｐ ｃ ｔ ｎ ｅ ｆ ｈ ｈ ｈ ａ 引 言
由 于具 有 高 功 率 增 益 、 效 率 及 低 成 本 等 优 点 ， 频 高 射
Ｌ ＤＭ ０Ｓ １ｔ ｒ ｌｄ ｆｕ ｅ ｅ ａ ｘ ｄ ｅ ｉｏ ｄ ｃ ｏ ｒ ｎ （ ａ ｅ ａ ｉ ｓ ｄ ｍ ｔ ｌｏ ｉ ｅ ｓ ｍ ｃ ｎ ｕ ｔ ｒ ｔ ａ — ｆ
ＭＯＳ 器 件 寄 生 电容 大 的 缺 点 ， 文 提 出 分 布 式 金 属 源 场 ） 本
图 １ 射 频 Ｌ ＭＯ Ｄ Ｓ器 件 剖 面 图
关键词 ： 射频 Ｌ ＭＯ ； 极 板 ； 生 电 容 ； Ｄ Ｓ场 寄 射频 性 能 中 图分 类号 ：Ｔ ８ Ｎ３ ６ 文 献 标 识码 ： Ａ
Ｄｅ ｉ ｎ ｏ ｓｇ ｆ ＲＦ ＬＤＭ ＯＳ ｗｉｈ ｄ ｓ ｒ ｂ ｔ ｄ ｓ ｕ ｃ ｉ ｌ ｌ ｔ ｔ ｉ ｔ ｉ ｕ ｅ ｏ ｒ ｅ ｆｅ ｄ ｐ ａ ｅ
各 种 各 样 的 改 进 结 构 ， Ｓ Ｅ ＵＮＣ ＯＮ＿ 、 移 区 如 ＵＰ Ｒ Ｊ ＴＩ 】 漂 变 掺 杂 、 Ｓ ＲＥ ＵＲＦ。 表 面 形 成 ｐ降 场 层 技 术 啪 等 ， 和 其 中最 为 常 用 且 简 单 有 效 的 工 艺 方 法 就 是 在 漂 移 区 上 部 使 用 金 属 场 极 板 （ｉｌ ｐａｅ Ｆ ） 。场 极 板 电 容 作 为 Ｌ ｆ ｄ ｌｔ， Ｐ ｅ Ｄ ＭＯ Ｓ器 件 寄 生 电 容 的 主 要 组 成 部 分 ， 决 定 器 件 功 率 是 增 益及截止频 率的一个重要 因素 。 为 了解 决 常 规 金 属 场 极 板 结 构 Ｌ ＤＭＯＳ（ Ｆ Ｄ Ｃ ＰＬ —
射频识别技术——原理协议及系统设计RFID系统组件原理
通过AlienReaderClass1Reader类 下面例子是从COM1连接
2.3.4 阅读器使用完整实例 阅读器自主工作模式
根据MessageListener的messageReceived
2.4 RFID系统组件原理小结
RFID系统
硬件组件
软件组件
阅读器
射频标签
信号处理与控制 射频模块
该系统中，为了给射频标签提 供工作能量，阅读器必须不断 地发送射频信号。
阅读器发送信号和标签返回信 号频率相同、强度不同。
为了区分，超高频的射频模块 可分为：源模块、发送模块和 接受模块。
2.1.6 射频模块
电磁反向散射耦合型射频模块
源模块的作用是为发送通道和 接受通道提供本地振荡器 （Local Oscillator）。
对发送信号进行调制，用于将数 据传输给射频标签。
接受并解调来自射频标签的射频 信号。
2.2 射频标签
射频标签作为RFID系统重要的硬件组成部分 本节将从以下八个方面对阅读器进行介绍
标
标
标标签 标标标 签标
签签操 签签签 唤签
功分作 组天芯 醒制
能类规 成线片 电造
范
路
2.2.1 标签功能
射频标签的最主要功能就是能够存储一定量的数据， 并以非接触的方式将存储的数据发送给阅读器。
2.3.3 Alien RFID Java中间件 标签的存储结构
下图所示的是EPC Class1 Generation2标 准规定的典型标签存储结构
标签掩码
Set mask 如：只访问ID以“80000040”开头的标签 Set mask = 32, 0, 80 00 00 40
CMOS射频集成电路设计-CMOS低噪声射频放大器
而式(5.2.2)中,iu 与噪声电压un 完全不相关。
CMOS低噪声射频放大器 又
根据噪声因子的定义,可写出噪声系数的表达式为 联立式(5.2.2)~式(5.2.5),解得噪声因子为
CMOS低噪声射频放大器 从式(5.2.6)可以看出,它含有三个独立的噪声源,可将它
CMOS低噪声射频放大器
5.4 TH-UWB低噪声放大器设计实例
5.4.1 近年来关于 UWBLNA的研究现状 近年来有文献报道通过电阻反馈和匹配滤波器[14,15]获
得宽的频带而平坦的增益。 分布式放大器用来在 UWB 通 信中实现低功耗工作。关于 UWB 应用的差分 CMOS LNA 也有介绍。在这些文献中,带有管联拓扑结构的 LNA 介绍较 多,原因是这种结构 在增益和噪声控制方面有更好的性能。
CMOS低噪声射频放大器
CMOS低噪声射频放大器
5.1 概述 5.2 低噪声放大器网络的噪声分析 5.3 CMOS低噪声放大器的基本电路 结构和技术指标 5.4 TH-UWB低噪声放大器设计 实例 5.5 本章小结 习题
CMOS低噪声射频放大器
5.1 概述
目前,基于不同的集成电路工艺,低噪声放大器采用的工 艺技术有 GaAsPHEMT、 MESFET、HBT 以及 CMOS技术 等。
而
CMOS低噪声射频放大器 又
CMOS低噪声射频放大器
CMOS低噪声射频放大器
CMOS低噪声射频放大器 于是,MOS晶体管的二端口网络噪声参数为
CMOS低噪声射频放大器
5.3 CMOS低噪声放大器的基本电路结构和技术指标
5.3.1 CMOS低噪声放大器的几种电路结构 1. 输入端并联电阻的共源放大器 输入端并联电阻的共源放大器的电路结构如图5-3所示。 该放大器的输入阻抗为
宽带无线接收机射频前端结构研究与设计
中图分 类号 ： Ｎ ５ Ｔ ８ 文献标 志码 ： Ａ
文章编号 ： ２ ５８ ９ （０ ８ ０ －１５０ ０ ５ －２７ ２０ ）２０ ５ －７
宽 带 无线 接 收 机 射 频 前端 结构 研 究 与设 计
周 政 ， 王志 李 科平 建 功 ， 莉 ， 王
（． １ 东南大学 射频与光电集成电路研 究所 ， 江苏 南京 ２ ０ ９ ； １０ ６
（ ．１ ｔｕ Ｆ ＆ Ｏ 一 ， ｏｔｅｓ Ｕ ｉ ｒｔ， ａｊ ｇ２ ０９ ， ｈｎ ； １ ａ ｈｔｏ － ｓ ｅ ｆＲ Ｅ Ｓｕｈａｔ ｎｖ ｓｙ Ｎ ｎ ｎ １０ ６ Ｃ ｉ ｅｉ ｉ ａ ２ ｃｏｌ Ｃ ｍ ｕ ｒ ｎ ｆｒａｉ ， ｅ ｉ ｎｖｎｔ ｅｈｏ ｇ ， ｅ ｉ ３０ ９ ｈｎ ） ．Ｓｈｏ ｏ ｏ ｐ ｅ ｄＩ ｏｍ ｔ ｎ Ｈｆ ｉ ｉ ｏ Ｔｃｎｌ ｙ Ｈｆ ０ ０ ，Ｃ ｉ ｆ ｔ ａ ｎ ｏ ｅＵ ｅ ｙ ｆ ｏ ｅ２ ａ
Ｔ ｅｑ ａ ｔａｉｅＩ ｓｐ ｒ ｒ ａ ｃ ｆｔｅ ｔｔｌＲＦ ｅ ｄ ａ ｄ ａｄ ｓｇ ｘ ｍｐｅ，Ｄ ｈ ｕ ｎｉ ｔ ＲＲ ｅｆｍ ｎ ｅ ｏ ｏａ －ｎ ｅｉｎ ｅ ａ ｌ ｔ ｖ ｏ ｈ ｎ ＲＭ ｅ ｅｖ ｒＲ －ｎ ｒｅ ｇｖ ｎ ｒｃ ｉｅ Ｆ ｅ ｄ，ａ ｉｅ ．
ＲＦ ｏ ｔＥｎ Ｔｏ ｏ ｏ ｙ Ｄｅ ｉ ｎ ｆＷ ｉ ｂ ｎ Ｒｅ ｅｖ ｒ Ｆｒ ｎ － ｄ ｐ ｌ ｇ ｓｇ ｏ ｄｅ ａ ｄ ｃ ｉ ｅ ｓ
电磁屏蔽性结构设计规范
《电磁屏蔽性结构设计规范》摘录一．定义：在有屏蔽体时，被屏蔽空间内某点的场强与没有屏蔽体时该点场强的比值。
以dB为单位表达屏蔽等级分类：屏蔽效能规格规定举例：设计规格书列举方式：30~230MHz：30dB；230~1000MHz：20dB；一般低频段比高频段高10~15,也可写成30~1000MHz：20 dB。
二．常用屏蔽材料压缩量：三．常用屏蔽材料屏蔽效能及设计参数：四．紧固方式缝隙搭边深度值超过30mm时，作用不明显；推荐缝隙搭边深度：15~25mm。
五．局部开孔定义：数量不多的开孔根据经验：开口最大尺寸小于电磁波波长的1/20时，屏蔽效能20 dB；开口最大尺寸小于电磁波波长的1/50时，屏蔽效能30 dB。
例如：屏蔽效能为20 dB/1GHz时，局部开孔的最大尺寸应小于15mm。
一．提高缝隙的屏蔽效能可采用以下几种措施：增长缝隙深度、减小缝隙的最大长度尺寸、减小缝隙中紧固点的间距、增强基材的刚性和表面光洁度。
二．影响穿孔金属板屏蔽效能的最大因素是开孔的最大尺寸，另一方面是孔深，影响最小的是孔间距。
三．针对电缆穿透问题，可采用：在电缆出屏蔽体时增长滤波，或采用屏蔽电缆，同时屏蔽电缆屏蔽层与屏蔽体之间要良好电接触。
四．屏蔽方案1.机柜屏蔽：成本较高，由于缺陷较多，屏蔽效能一般不能做到太高。
2.插箱/子架屏蔽：对于屏蔽电缆的接地和增长滤波都比较方便，适合大量出线的产品。
3.单板/模块屏蔽：结构复杂，成本较高，对散热不利。
4.单板局部屏蔽：在无线产品中较常见，重要通过安装屏蔽盒实现，实现较容易。
原则上，最靠近辐射源的屏蔽措施是最有效和最经济的；一般说，屏蔽需求导致结构件成本增长10%~20%左右。
五．缝隙屏蔽设计1.紧固点连接缝隙屏蔽效能最重要的影响因素是缝隙的最大尺寸和缝隙深度，减小紧固点间距、增长连接零件刚性。
2.增长缝隙深度单排紧固时缝隙深度超过30mm后屏蔽效能差别就不明显，一般推荐值为15~25mm。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
结构设计规范-射频模块结构设计流程
-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN 0 修改记录 1 模块总体设计原则
版本号 C/0
武汉虹信通信技术有限责任公司 管理文件 文件编号 HX/QI/0363
实施日期 结构设计规范—射频模块结构设计流程 页次： 1/11
目 录 0、修改记录 1、 模块总体设计原则 2、 模块机电交互设计原则 3、模块结构设计原则之零件建模 4、模块结构设计原则 5、模块加工、包装
编制 吴卫华 审核 甘洪文 批准 余勋林 版本号 更改说明 修订人 日期 审核 日期 批准 日期 1.1 模块总体设计原则之TOP-DOWN设计 总纲领：自顶向下的设计原则，是整机布局设计的后续任务； 现在做了哪些：列出设计原则，设计要点； 哪些还不完善：范例还不完善，技术还在发展； 后期怎么去做：完善范例，追踪技术发展方向。 1.1.1 在整机设计中考虑模块体量 长度和宽度由整机布局给出参考尺寸； 厚度由PCB堆叠的层数确定，堆叠的PCB间如果有电源，信号或射频的硬连接，此两PCB的板间距离由连接器的高度确定，合理选择较高器件的封装形式； 模块长度、宽度、以及安装孔的距离尺寸取到模数尺寸，优选为0或5结尾，次选为3和8结尾； 模块的安装厚度（既安装孔处的厚度）按照虹信公司紧固件规范选用。 1.1.2 在整机设计中考虑接口方式 电源的接口方式，有直接的插座引出，有和监控合并后的多PIN座转接或盲插； 监控的接口方式，有直接的DB9座引出，有和电源合并后的多PIN座转接或盲插； 射频的接口方式，方向上分有垂直向上和水平方向，按与外部电缆连接分有螺口和卡口，常用规格有SMA和SMB和N型，根据整机布局，整机的射频指标、频率和功率等合理选取； 其他接口方式，可以参考上述3点，合理选取。 1.1.3 在整机设计中考虑安装方式 模块的四个对角应有安装孔，大功率射频模块靠近放大管的部位需根据情况加一安装孔； 若模块安装在中蓝顶（或类似侧壁安装的情况），模块的安装孔平面不可相对模块顶部下沉； 规定M3，M4用在哪些地方（根据功率大小）； 固定PCB用的M2、如何选用，材质确定（蓝白锌和不锈钢）。 1.1.4在整机设计中考虑模块的外部散热条件 由于整机的体积功率密度的限制，以及模块排列的日益紧凑化，应有整机散热方案； 射频模块由于布板和结构限制，从热源到热沉的传热通道存在哪些瓶颈； 分配到模块的结壳热阻会影响到模块的尺寸和PCB布局方式； 目前公司可行的方法是热测试和软件模拟，基本满足设计要求。 在整机设计中考虑模块运动检查 模块安装操作空间，插座接头操作安装空间； 模块的外部接口需要连接其他单板和模块；有一直线方向的运动距离； 射频电缆接头是否为直头或弯头或受指标限制必须为直头等因素决定接头的类型； 供电和监控是带导向的盲插还是软跳线决定插头型号和方向，在《模块结构设计输入文件表》中说明，见附件。 1.1.6输出格式：可以是2D 的工程图，含必要的投影视图；也可以是PROE的prt 示例 1：单板的毛坯图 示例2：模块整体的外形图 1.2 模块总体设计原则之标准化图例 1.2.1 模块典型结构 堆叠结构(依据堆叠设计原理，堆叠厚度确定，每层定高，凹凸利用)； 双面腔结构； 无盖板裸单板结构（局部屏蔽罩）:屏蔽罩的系列化，标准化（结合典型电路）； 单面腔+压条结构（考虑禁用）； 各典型结构优缺点，适用范围见表1。 表1 模块结构 优点 缺点 适用范围 备注
堆叠结构 是研发，调测维护综合最优的结构 PCB层数会高于其他结构 适用各类模块
双面腔结构 是设计低热耗模块的较优方法 散热不好 微功率模块,光模块
无盖板裸单板结构 是最科学的布板方法 EMC处理需较高水平 基带单板，数字电路单板
单面腔+压条结构 设计难度较低 结构复杂，结构件成本最高 射频模块 1.2.2 模块之典型电路 射频，数字，电源，监控的典型电路面积，板的层数，散热的要求，屏蔽的要求；（结构人员提供表格要求模块开发人员填写） 对于无经验的模块，在预研时可以仿板，抄板，总结经验教训后给出典型电路，面积，屏蔽腔方案。 1.2.3 模块常用器件，接插件CAD封装图 依据电子元器件优选库，建立结构关键器件（接口类，超高类，发热大类等等）封装库（画出第一脚，外形要准确），以及PROE的PRT（附电子档）。 1.2.4 设计间隙的留放原则 射频接头离结构件间隙的考虑（EMC，结构加工精度）；收集后出表格CHECKLIST规定； PCB外围轮廓相对盒体边缘的负公差值（防磕碰时PCB直接受力），PCB镀锡宽度相对压条宽度的正公差（良好电连接）。 1.3 模块总体设计原则之堆叠设计： 1.3.1 堆叠层数 根据模块开发的并行化设计原理，根据射频，数字，选频，监控等不同部分，合理分层，有利于专业分工开发，提高开发质量和效率。 基本配置布在最底层板，选配的布在上层板，有利于结构件成本的最优化。 1.3.2 每层厚度 每层厚度主要取决于PCB底部最高器件，PCB顶部最高器件，以及板间连接器高度3个因数。 部分封装高度较高的器件要给出低封装高度的备选方案（可能成本会上升），当它成为高度瓶颈时要综合取舍。 1.3.3 凹凸原则 两层相邻的PCB，上层PCB背面和下层PCB顶面，较高的器件错位摆放。可选择高度较低的板间连接器，同时减少模块厚度和结构件成本。 1.3.4 层间连接 避免或减少装卸PCB需要动烙铁的情况。 模块装配调测工艺的考虑：较少紧固件，合理的EMC屏蔽，便于用简易工装夹具调测。 1.3.5 屏蔽腔选取 射频、数字及电源之间相互隔离屏蔽良好。 模块长宽高精确尺寸确定（系列化的安装尺寸,标准化的安装高度） 长度和宽度在整机布局中根据要求精确给出； 高度根据层数，层间距离以及层间连接大致确定，然后根据虹信紧固件规范把模块高度或模块安装高度合理调整到符合规范数值。 1.3.7 层间散热的传导通道 堆叠各层间按从底层到顶层间热耗应遵循逐层递减规律确定； 一般底层PCB上的屏蔽不推荐采用导电胶形式，用压条面和PCB上的镀锡或镀金面直接接触，保证上层的热可以有一条低热阻通道导到下层； PCB上的镀锡或镀金面要均布有金属化过孔，一是良好电连接，二是良好的散热通道可以把热从PCB正面导到背面的大面积接地覆铜层。 1.3.8 最小壁厚和最小间隙的检查 摆放较高元件时，难免要掏槽避让，最薄壁厚不要低于1mm，最小间隙不要小于0.5mm。 1.3.9 模块散热的基本原则 查器件DATA Sheet，列出发热器件的封装，热阻和允许结温；（设计输入明确） 放在整机中散热仿真拿到放大管结温，PCB平均温度，和PCB上其他热敏感器件结温数据； 散热和隔热结合。 1.3.10 PCB背面器件高度确定 PCB波峰焊，背面器件高度不许高于。 注：和条是一个交互的过程，如果堆叠设计后的模块体量超标，要返回到TOP-DOWN设计，修改整体方案或模块间的体量调整。
2 模块机电交互设计原则 模块机电交互设计原则之毛坯图设计（关键） 2.1.1 统一规定的PCB布板设计要点 外观、尺寸、孔径、限高、禁布区域、热过孔、过孔、热敏电阻探头位置、压条镀锡的宽度、内外R角、供电接口、监控接口、射频接口、PCB间射频连接、监控连接、供电连接等方式、背部器件高度的极限规定等； TOP和BOTTOM规定：一个是相对PCB而言，一个是相对在模块中的可视方向而言，如果两者一致，可不做特别说明，如果相异，一定要加以说明。 2.1.2 毛坯图的规范格式 毛坯图的参照基点；以及所有关键尺寸圆整到。 2.1.3 ESD原理及ESD应对方案 ESD原理是电子往低电压跑，即往地线上跑，不要让电子经过数据线走到地上，而是让电子直接走到地上即可。 ESD应对方案：1.封堵缝隙；2.本体接地（无功能pin）；3.前段截电（有功能pin）。前提是电子在布板的时候一定要多铺地，尤其是绕板边一圈和接插件的四周。 2.1.4 EMC下螺钉间距（考虑结构件刚性）的合理选取 屏蔽压条考虑用弹性导电体减少螺钉数量； 不同频率和屏蔽等级下的间距选取请参见虹信EMC设计规范； 螺钉间距不大于信号最高频率的1/4波长（主要指射频）。 模块机电交互设计原则之PCB输出 需要PCB的顶和底两层数据信息； 需要各类过孔的数据信息； 导出格式为DXF格式； 无法在PCB上看到的器件封装需特别说明； 关键器件的热特性。
3 模块结构设计原则之零件建模 PCB建模步骤方法 3.1.1层的简化 提炼PCB顶和低层的毛坯图，简化图元，通过颜色区分，建PCB的标准PROE模型作为原始结构设计输入文件。 装配模式设计 要求所有零件的特征基于PCB的导入DXF文档； 模块改版后导入新的DXF文档，对比修改相关特征图元的约束关系。 底板设计 3.3.1底部需涂硅胶模块撬位的设计方法 螺钉孔打在模块上，底部撬位在整机布局设计上考虑。 3.3.2底部沉头螺钉沉头孔的尺寸 底部沉头螺钉沉头孔的尺寸见表2。 表2 单位：mm
3.3.3.放大管处的加工要求，底板厚度 放大管处为减小接触热阻，一般要求粗糙度，底板，接合面，未注；