第2章-2 8086典型时序
8086的总线操作和时序及工作模式
READY
RESET
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
INTR CLK GND
8088
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
状态Ti
总线操作与时序
➢ 时序（Timing）是指信号高低电平（有效或无效）变化及 相互间的时间顺序关系
➢ 总线时序描述CPU引脚如何实现总线操作
5.1 时钟周期、总线周期和指令周期
描述总线操作的CPU时序有三级 ◦ 指令周期 → 总线周期 → 时钟周期 指令周期（Instruction Cycle） 1、 8086CPU执行一条指令所需要的时间称为指令周期 （Instruction Cycle） 。 2、一个指令周期由一个或若干个总线周期组成，不同指令 的指令周期不是等长的，最短为一个总线周期，长的指令周 期，如乘法指令周期，长达124个时钟周期。
地址总线
数据总线
数据总线
控制总线
课件_22_讲_补充1：8086最小模式下的总线时序+DRAM控制器等+重点提要
中断控制器8259A
• 端口地址译码（CS+A0）、关键的引脚 • 能管理的中断级数 • 初始化编程（ICW1很关键、ICW2与各IRi 引脚对应的中断向量号的关系）、操作命 令字（常用：读写IMR、发中断结束命令、 读寄存器IRR/ISR） • 内部各寄存器的含义（IRR、IMR、ISR） • 工作方式：掌握最基本的即可 • 关于查询（多用于IF=0时）
Multiplexer 多路(复用)器 s
Intel 8203 DRAM控制器 Bank address
教材P240 例6-2：用Intel 2164A 构成容量为256KB的内存。
• 2164A：64K*1b （16位 地址） • 每组8片，进行位扩展， 得到一个64K*8b的存储 体； • 用256/64= 4个存储体进 行字扩展。（需2位体地 址）
8086 微处理器的引脚及功能
(括号内为最大模式的控制信号)
与总线操作相关的信号
地址信号 数据信号 控制信号： • 是否要高字节 BHE_n • 读RD_n • 写WR_n • 访存/IO端口？ M/IO_n • 收发控制DT/R_n • 数据使能 DEN_n • 地址锁存 ALE • 外设准备好？READY
P42-43 BHE#和A0的组合功能
操作 BHE# A0 使用的数据线
读或写偶地址的一个字 读或写偶地址的一个字节 读或写奇地址的一个字节 读或写奇地址的一个字
0 1 0 0 1
0 0 1 1 0
AD0~AD15 AD0~AD7 AD8~AD15 AD8~AD15 AD0~AD7
如果是32位总线和32位存储器呢？
MOV AL，[BX][SI]1000H
MOV AL，[BP+SI+1000H] MOV AL，1000H[BX+DI]
8086CPU系统、总线操作和时序
8086CPU系统、总线操作和时序第一节 8086的引脚信号与功能回顾：8086/8088微型计算机的组成、结构及微机系统的工作过程，微机系统的存储器组织及相关概念。
本讲重点：8086/8088CPU的两种工作模式，8086/8088CPU的外部结构，即引脚信号及其功能。
讲授内容：一、 8086/8088微处理器工作模式及外部结构1．8086/8088CPU的两种工作模式为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够使它工作在两种模式下，即最小模式与最大模式。
所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。
最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。
与8088/8086CPU配合工作的协处理器有两类，一类是数值协处理器8087 另一类是输入/输出协处理器8089。
8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。
换句话说，引入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。
8089协处理器，在原理上有点像带有两个DMA通道的处理器，它有一套专门用于输入/输出操作的指令系统，但是8089又和DMA控制器不同，它可以直接为输入/输出设备服务，使主处理器不再承担这类工作。
所以，在系统中增加8089协处理器之后，会明显提高主处理器的效率，尤其是在输入/输出操作比较频繁的系统中。
2．8086/8088CPU的引脚信号和功能(1).引言如图9-12（P15）所示，是8088CPU的外部结构，即引脚信号图，注意：在不同的工作模式下，其中一部分引脚的名称和功能可能不一致。
第2章-8086 8088微处理器
大多数算术和逻辑运算指令都可以使用这些数据寄 存器。
17
通用寄存器
指针寄存器和变址寄存器
用于堆栈操作
SP (Stack Pointer), BP (Base Pointer), SI (Source Index), DI (Destination Index)
NUIST
第2章 8086/8088 微处理器
教学目标
掌握微处理器的内部功能结构组成。 理解和掌握微处理器的寄存器结构，明确各寄 存器的用法。 理解“段加偏移”的存储器寻址方法，掌握 物理地址和逻辑地址的关系。 掌握微处理器的总线周期的概念，理解微机 系统在时序作用下的工作过程。
2
主要内容
1 8086/8088微处理器特点 2 8086/8088微处理器结构 3 8086/8088 CPU工作模式和引脚 4 8086的总线时序
CX,DX • 堆栈指针寄存器SP(16位) • 基址指针寄存器BP(16位) • 目的变址寄存器DI(16位) • 源变址寄存器SI(16位)
11
指令执行部件EU（Execution Unit）
通用 寄存器
AH BH CH
AL BL CL
DH DL
指针 SP
和变址 BP 寄存器 DI
SI
AX BX CX DX
FLAGS IP
目的变址寄存器 变址寄存器 源变址寄存器
基址指针寄存器 栈指针寄存器
指针寄存器 CS
标志寄存器 指令指针寄存器
DS SS ES
16
通Hale Waihona Puke 寄存器代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
第二章 8086微处理器及其系统
2.1 8086微处理器简介 2.2 8086系统的存储器组织及I/O组织 2.3 8086系统的工作模式 2.4 8086的操作时序
2.1 8086微处理器简介 2.1.1 8086的编程结构
●执行部件（EU） ●总线接口部件（BIU）
执行部件
●内部寄存器 ●算术逻辑运算单元(ALU)及标志寄存器 ●内部控制逻辑电路
微型计算机基本结构
微处理器CPU
• ◆ CPU基本功能： ● 指明将要执行的指令的存储单元地址；取出指令并进行 译码； ● 执行指令，进行各种运算和处理，暂存少量数据； ● 传送数据；在CPU内部传送数据以及与外界交换数据； ● 对各部件进行控制； ● 响应其它部件发出的中断请求和总线请求；等等。
◆指针寄存器：堆栈指针SP、基址指针BP 指示当前堆栈段中的数据在段内的偏移地址
◆变址寄存器：源变址寄存器SI、目标变址寄存器DI 表示当前数据段或附加段中操作数的索引地 址(偏移地址的一部分)
(2) 存储器分段和段寄存器
◆存储器分段：1M字节的存储空间可分成若干个逻辑段， 每段最长为64K字节， 段首地址的高16位称作段基址，用段寄存器 表示
存储器操作：读操作（从指定的存储单元取出数据） 写操作（向指定的存储单元写入数据）。
8086/8088 CPU的内部结构
• （1）总线接口部件BIU
◆ BIU组成：地址加法器、专用寄存器组、指令队列缓冲器 总线控制电路
◆ BIU功能：负责完成CPU与存储器或I/O设备间的数据传送 ●地址加法器——把来自于段寄存器的16位地址（段首 地址）左移4位后与16位偏移地址相加，形成20位的实 际地址，以对1M字节的存储空间进行寻址。 ●指令队列：6个字节（8088为4个字节），一旦指令队 列中空出2个（8086）或1个（8088）字节，BIU将自动 进入读指令操作以填满指令队列。 ●专用寄存器组：段寄存器、指令指针寄存器IP、内部 通讯寄存器 ●总线控制电路：将CPU的内部总线与外部总线相连，是 CPU与外部交换数据的通路。
8086的总线操作和时序
(4)在有些情况下，外设或存储器速度较慢，不能及时地配合 CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状 态启动之前向CPU发一个“数据未准备好”信号，于是CPU会在T3之 后插入1个或多个附加的时钟周期Tw。Tw也叫等待状态，在Tw状态， 总线上的信息情况和T3状态的信息情况一样。当指定的存储器或外 设完成数据传送时，便在“READY”线上发出“准备好”信号，CPU 接收到这一信号后，会自动脱离Tw状态而进入T4状态。 (5)在T4状态，总线周期结束 。
总线周期
是指CPU通过总线操作与外部（存储器或I/O端口）进行 一次数据交换的过程。 根据总线操作功能的不同，有多种不同的总线周期。如存 储器读周期、存储器写周期、I/O读周期、I/O写周期等。
8086的基本总线周期需要4个时钟周期
4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数
通常在信号名称加 上划线（如：MX）或星号（如：MX*） 表示低电平有效
8086的引脚图
5.2.2
最小组态的引脚信号
分类学习这40个引脚（总线）信号 1. 数据和地址引脚 2. 读写控制引脚 3. 中断请求和响应引脚 4. 总线请求和响应引脚 5. 其它引脚
1. 数据和地址引脚 AD15 ~ AD0（Address/Data） (39，2~16) 地址/数据分时复用引脚，双向、三态 作为复用引脚，在总线周期的T1状态作为 低16位地址线。 T2 、T3、TW状态，作为数据总线 。 在DMA方式时，这些引线被置为高阻状态， 置为高阻状态。
最大模式
构成较大规模的应用系统，例如可以接入数值协处理器 8087 8086和总线控制器8288共同形成系统总线信号 输入输出协处理器8089
第2章8086CPU的原理
（2）DS：数据段段寄存器，在数据段寻址时，与BX、SI、DI 合用。 （3）SS：堆栈段段寄存器，在栈操作时，与SP合用对栈顶数据进 行存取。在对栈中数据存取时与BP合用。 （4）ES：附加数据段段寄存器，在串操作时，存放目标串，与DI 合用。也可以用来存放数据。 2 标志寄存器FLAGS FLAGS是16位寄存器，包含9个标志，标示CPU的状态和某些操 作特性。
其中：AH、AL寄存分别表示AX寄存器的高8位和低8位，如下图： 1Fh AH 50h AL AX
AH=1Fh AL=50h AX=1F50h
但AH和AL都可以作为8位的寄存器独立使用， 如 MOV BL，AH 指令执行后， BL=1Fh
其余的8位寄存器如上所述。 8086的4个数据寄存器，通常都是用来存储供CPU处理的数据或 保存结果的，但在特定的场合里，它们又有自己的特殊用途。 （1）AX、AL---累加器：在乘法、除法和符号扩展指令中，有一 个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交 换数据。累加器也是所有寄存器中执行速度最快的。
IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。 当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。IF 的值 由专门的指令控制，即：STI 指令置 IF=1 CLI 指令置 IF=0 当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。 TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控 制没有专用的指令，要通过其它方式设置。
图（3.5）8086/8088的引脚信号
最小方式 用于单个微处理器组成的系统，由8086产生系 统所需的全部控制信号。 最大方式 用于多处理器系统中，8086不直接提供控制信 号 。
第2章8086微处理器
第2章8086微处理器第二章8086微处理器基本内容：8086的编程结构，8086的工作模式和引脚信号，8086在最小模式下的典型配置，8086 的总线操作和时序。
重点内容：8086的编程结构，8086的工作模式（最小模式），8086的引脚信号，8086的总线周期。
难点内容：8086的编程结构，8086的存储器组织及分段概念。
基本要求：掌握8086的存储器，编程结构，理解存储器分段概念，掌握物理地址形式用法，掌握信息的分段存储和段寄存器间的关系，理解8086/8088的引脚定义和两种组织模式（最大模式和最小模式），了解8086的系统总线结构，了解8086/8088的典型操作过程。
讲课过程：简单介绍CPU概念，功能，从而引出8086CPU，为讲述学习方便，之前要先补充存储器的结构（即分段概念）及数据在存储器中的存放，而后再讲述8086的编程结构，工作模式，引脚定义，之后介绍总线操作时序和最小模式的典型配置。
微处理器（Microprocesser）也称为CPU（中央处理器单元），负责微机的运算和控制功能，是微机的核心，CPU的性能从根本上决定着微机的功能性能。
常见的CPU有Pentium MMX,赛扬，赛扬Ⅱ，PⅢ，P4，雷鸟，速龙等，在性能价格上，各有千秋，较早的CPU 还有80286，80386等，其中8086在各CPU具有典型的意义，所以我们本书将以8086为核心来讲述。
8086是16位CPU，16位数据线，20位地址线。
在学习之前，有必要掌握数据信息在计算机中的存放及存储器的概念，在此我们做为补充内容。
第一节存储器一、存储器单元的地址及信息存放计算机存储信息的基本单元是一个二进数位，0、1，每8个位组成一个字节位，编号MSB，低八位为为了正确存放或取得信息，每一个字节单元给出一个存储器地址，用16进制表示，如图所示：每个存储单元中存放的信息为该存储单元的内容，如0000H 0004H单元中存放的信息为34H，即04单元内容为34H 0001H 记为（0004H）＝34H 即同一地址既是字节地址又是0002H 字地址。
第二章(8086微处理器)
16位的ALU数据总线和8位的队列总线用于EU内部及 EU与BIU之间的通信
8086/8088 CPU的内部结构
2．总线接口部件 （BIU）：根据EU的请求，完成
CPU与存储器，CPU与I/O设备之间的信息传递。
在取指令时，从存储器的指定位臵取出指令送入
指令队列；
执行指令时，根据EU命令对指定存储单元或I/O 端口存取数据 包括： CS、DS、SS、ES、IP、地址加法器、指令 队列，内部寄存器，总线控制电路。
在t0～t4时间间隔中，理想情况下 ，8086可执行3条指令。
8086/8088 CPU的内部结构
1．执行部件（EU）：从BIU的指令队列中取指令，指 令译码，向EU各部件发出控制命令完成指令功能。 包括：通用寄存器组：AX,BX,CX,DX,SP,BP,SI,DI 暂存寄存器，PSW ALU 和EU控制接口电路
; 04 02
8086 CPU的寄存器结构
★ 通用寄存器组(8个)
★ 段寄存器(4个)
★ 指令指针寄存器IP (1个) ★ 标志寄存器FR (1个)
一、 通用寄存器组
主要功能： 保存CPU分析和执行时产生的中间结果
访问内存速度远远低于CPU的运算速度
通用寄存器组可分为三组：
数据寄存器—AX、BX、CX和DX，可用来存
★ 8086CPU的操作和时序
一、8086的编程结构
★ 8086CPU内部结构 ★ 8086计算机系统指令操作过程 ★ 8086CPU的寄存器结构
8086微处理器内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
通用 寄存器
地 址 加 法 器
∑
CS DS SS ES IP 内部寄存器
2.第二章 8086系统结构
总线接口部件BIU SI:（Source Index）：SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器： DI:（Destination Index）：DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES，一个16位 ： 指令指针寄存器IP，一个6字 16位字利用了9位。 标志分两类： 节指令队列缓冲器，20位地 状态标志（6位）:反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位)， 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF：方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令： CLD(复位), STD(置位).
TF：陷阱标志或单步操作标志 IF：中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器（数据寄存器） ： AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器： SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙