数电4
数电期末考试试题及答案
数电期末考试试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是以下哪三种？A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、同或、非答案：A2. 下列哪个不是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 结构简单D. 响应速度快答案：A3. 触发器的主要用途是什么？A. 存储信息B. 放大信号C. 转换信号D. 滤波答案：A4. 以下哪个不是数字电路的优点？A. 抗干扰能力强B. 可靠性高C. 集成度高D. 功耗大答案：D5. 一个4位二进制计数器的最大计数范围是多少？A. 8B. 16C. 32D. 64答案：B6. 以下哪个是同步时序逻辑电路的特点？A. 电路中存在多个时钟信号B. 电路中的触发器是异步的C. 电路中的触发器是同步的D. 电路中的触发器是无关紧要的答案：C7. 一个D触发器的输出Q与输入D的关系是？A. Q = DB. Q = ¬ DC. Q = D + ¬ DD. Q = D * ¬ D答案：A8. 以下哪个是数字电路设计中常用的优化方法？A. 增加冗余B. 减少冗余C. 增加噪声D. 减少噪声答案：B9. 布尔代数的基本运算有哪些？A. 与、或、非B. 加、减、乘C. 同或、异或、非D. 乘、除、模答案：A10. 以下哪个是数字电路中常用的存储元件？A. 电容B. 电感C. 电阻D. 二极管答案：A二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，可靠性高，易于集成，功耗相对较低。
模拟电路则在信号处理方面更为灵活，但容易受到噪声干扰，集成度相对较低。
2. 解释什么是时序逻辑电路，并给出一个例子。
答案：时序逻辑电路是一种具有存储功能的数字电路，其输出不仅取决于当前的输入，还取决于电路的历史状态。
中南大学数电考题全四套(含答案)
中南大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y=AB+C的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．1．将逻辑函数P=AB+AC写成与或非型表达式，并用集电极开路门来实现。
2．2．图1、2中电路均由CMOS门电路构成，写出P、Q的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路，写出F1、F2的逻辑表达式，说明电路的逻辑功能。
图中所用器件是8选1数据选择器74LS151。
（10分）四、设计一位十进制数的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最简与非门实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图5（a）(b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图6（a）所示，在示波器上观察到波形如图6(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、电路如图7所示，其中RA=RB=10kΩ,C=0.1μf，试问：1．在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=? 2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为T w=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？（共15分）八、图8所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数电-第一章 数字逻辑概论
几种进制数之间的对应关系
十进制数 D 二进制数 B 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 10 1010 11 1011 12 1100 13 1101 14 1110 15 1111 八进制数 O 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 十六进制数 H 0 1 2 3 4 5 6 7 8 9 A B C D E F
三,八进制
数码为: ～ ;基数是8.用字母O表示 表示. 数码为:0～7;基数是 .用字母 表示. 运算规律:逢八进一, 运算规律:逢八进一,即:7+1=10. + = . 八进制数的权展开式: 八进制数的权展开式:D=∑ki×8i 例如: (207.04)O= 例如: )
2×82 +0×81+7×80+0×8-1+4 ×8-2 × × × × =(135.0625)D
= 011 (
六,十—十六进制之间的转换
将十六进制数转换成十进制数时, 将十六进制数转换成十进制数时,按权展开再 相加即可. 相加即可.
将十进制数转换成十六进制数时,可先转换成 将十进制数转换成十六进制数时, 二进制数, 二进制数,再将得到的二进制数转换成等值的十 六进制数. 六进制数.
1.2 二进制数的算术运算
二,二进制
数码为:0,1; 数码为: , ; 基数是 .用字母 表示. 基数是2.用字母B表示 表示. 运算规律:逢二进一,即:1+1=10. 运算规律:逢二进一, + = . 二进制数的权展开式: 二进制数的权展开式:D=∑ki×2i
数电复习笔记
数电复习笔记本页仅作为文档封面，使用时可以删除This document is for reference only-rar21year.March第四章组合逻辑电路1.进行逻辑抽象，确定输入输出变量2.列出真值表3.写出逻辑表达式，化简4.画出逻辑电路图编码器将输入的每一个高低平信号编成一个对应的二进制代码普通编码器（只允许输入一个编码信息）输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000000 010******** 00100000010 00010000011 00001000100 00000100101 00000010110 00000001111逻辑式电路图75317632176542IIIIYIIIIYIIIIY+++=+++=+++=优先编码器（允许输入两个以上的编码信号，只对优先权最高的一个进行编码）8线-3线优先编码器74HC148逻辑式电路图''6'421'6'435'67'0''5'42'3'4567'1'4567'2])[(])[(])[(S I I I I I I I I I I Y S I I I I I I I I Y S I I I I Y +++=+++=+++='01234567'''0'1'2'3'4'5'6'7'''0'1'2'3'4'5'6'7'])[(])[()(S I I I I I I I I S S I I I I I I I I Y S I I I I I I I I Y EX S +++++++==S’为选通输入端，S’=0,编码正常工作Ys’=0,电路工作，但无编码输入Y EX’=0,电路工作，有编码输入（输入输出均以低电平作为有效信号）用两片74LS148接成16线-4线优先编码器（优先权通过选通输入端控制，若选1片为高优先权，则1片“无编码信号输入”Ys’为2片的选通输入信号S’，Y EX’为第四位输出编码）译码器将每个输入的二进制代码译成对应的高低电平信号或另一个代码3线-8线译码器 74HC138输入输出S1A2A1A00X X X X11111111 X1X X X11111111 1000011111110 1000111111101 1001011111011 1001111110111 1010011101111 1010111011111 1011010111111 1011101111111电路图'3'2SS+'0'1'2'3'4'5'6'7YYYYYYYY')'('...')'('')'(''''71272'1'221'1'21''1'2mAAAYmAAAYmAAAYmAAAY========）（用两片74HC138接成4线- 16线译码器在芯片级联时，低位地址复用（指仍是单个芯片时的功效），高位地址片选（指由这个地址确定哪一个芯片工作）二—十进制译码器显示译码器：七段字符显示器 P187例题数据选择器双四选一数据选择器74HC153S1’ A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 11D13表达式)]()()()([0113'01120'111'0'11011A A D A A D A A D A A D S Y +++•=电路图用两个“四选一”数据选择器接成“八选一”数据选择器利用S ’作为第三个地址输入端，片选P190例题70126'01250'124'0'12301'22'01'210'1'20'0'1'2)()()()()()()()(D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=加法器半加器输入输出A B S CO 0000 0110 1010 1101逻辑图及符号全加器输入输出A B CI S CO 00000 00110 01010 01101 10010 10101 11001 11111ABCOBAS=⊕=表达式逻辑图及符号74HC183串行进位加法器超前进位加法器 P197例题数值比较器一位数值比较器'''''''''''''')()(CI A CI B B A CO ABCI CI AB CI B A CI B A S ++=++⋅+=')(')('')(')(),10,(,1)1,0(,1)0,1(B A Y B A B A B A Y B A B A B A AB Y AB B A B A B A B A B A ⊕=∴=*=∴===<*=∴===>*=<>或同为则则多位数值比较器四位数值比较器74LS85用两片74LS85组成一个8位数值比较器将两个数的高四位接到2片上，低四位接到1片上，同时将1片的)(B A Y <)(B A Y =)(B A Y >接到2片的)(B A I <)(B A I =)(B A I >上竞争-冒险现象竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象 竞争-冒险：由于竞争而在电路输出端可能产生的尖峰脉冲的现象 冒险的两种形式：A+A ’ A •A ’')()()('00'11'22'33)(0'0'11'22'331'1'22'332'2'333'3)()()()()()()()()()()()(B A B A B A B A B A Y Y Y B A B A B A B A Y B A B A B A B A B A B A B A B A B A B A Y =<>=<+=⊕⊕⊕⊕=⊕⊕⊕+⊕⊕+⊕+=第五章触发器或非门SR锁存器S=1，R=0，Q=1S=0，R=1，Q=0S=0，R=0，保持前一状态S=1，R=1，(Q=0)与非门SR锁存器S’=0，R’=1，Q=1S’=1，R’=0，Q=0S’=1，R’=1，保持前一状态S’=0，R’=0，(Q=1)电平触发SR触发器CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，Q由S,R决定带异步置位，复位端的电平触发SR触发器SD’=0，Q=1 (置1)RD’=0，Q=0 (置0)电平触发D触发器（D型锁存器）（S=D,R=D’）CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，S=D,R=D’,Q=D主从SR触发器CLK=1，主触发器正常工作，主触发器变成SR锁存器得到QmCLK=0,主触发器不工作，Qm保持CLK=1时的状态从触发器的Q与Q’只在CLK从1变0（）处变化，变成对应时刻的Qm，Qm’的值在一个CLK的变化周期里Q的状态只改变一次主从JK触发器CLK=1时，J=1，K=0，Qm置1J=0，K=1，Qm置0J=0，K=0，Qm保持前一状态不变J=1，K=1时，Qm翻转CLK=0时，Qm的输出状态保持CLK=1时的状态从触发器Q和Q’只在处变化，变成对应时刻Qm,Qm’的值在一个CLK的变化周期里Q的状态只改变一次多输入端JK触发器J=J1 J2K=K1 K2边沿触发器（上升沿触发）CLK=0时，保持原来的状态不变CLK由0变到1，Q=D,Q仅取决于处D的值带异步置位，复位端的边沿触发器S=1，Q=1 (置1)R=1，Q=0 (置0)特征方程触发器按逻辑功能的分类状态转换图SR触发器Q*=S+R’Q , SR=0JK触发器Q*=JQ’+K’QT触发器（T=1翻转T=0保持）Q*=TQ*+T’QD触发器Q*=D附：逻辑符号中增加SD,RD输入端是指带异步置位，复位端功能 S=1，Q=1 (置1)R=1，Q=0 (置0)第六章时序逻辑电路同步时序电路：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步时序电路：没有统一的clk,触发器状态的变化有先有后（米利型）型：输出不仅取决于存储电路的状态，而且还决定于电路当前的输入（穆尔型）型：输出仅决定于存储电路的状态，与电路当前的输入无关同步时序电路的分析方法逻辑方程组：驱动方程。
数电中的逻辑运算
数电中的逻辑运算
数电中常见的逻辑运算有以下几种：
1. 与运算（AND）：当输入变量全部为1时，输出为1；否则输出为0。
2. 或运算（OR）：当输入变量中有至少一个为1时，输出为1；否则输出为0。
3. 非运算（NOT）：将输入变量取反，即输入为1输出为0，输入为0输出为1。
4. 异或运算（XOR）：当输入变量中有奇数个1时，输出为1；否则输出为0。
5. 同或运算（XNOR）：当输入变量中有偶数个1时，输出为1；否则输出为0。
以上逻辑运算都可以用逻辑门实现，如与门、或门、非门、异或门、同或门等。
在电路设计中，这些逻辑运算常常用于实现各种逻辑功能，如加法、减法、乘法、比较等。
(2021年整理)数电题库及答案
数电题库及答案编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（数电题库及答案）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为数电题库及答案的全部内容。
数字电子技术习题库一、填空题（每空1分,共20分)1。
有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时,它相当于十进制数（ ).2。
三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ )。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5。
已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）.6. 如果对键盘上108个符号进行二进制编码，则至少要( ）位二进制数码. 7。
典型的TTL 与非门电路使用的电路为电源电压为（ )V ，其输出高电平为（ )V,输出低电平为( ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM.该ROM 有（ ）根地址线,有（ ）根数据读出线.10. 两片中规模集成电路10进制计数器串联后，最大计数容量为( ）位。
11.）;Y 3 ＝( ）。
12。
某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
数电逻辑16个公式
数电逻辑16个公式1.与门公式（AND gate）：输出为1当且仅当所有输入都为1，否则输出为0。
公式为：Y = A * B。
2.或门公式（OR gate）：输出为0当且仅当所有输入都为0，否则输出为1。
公式为：Y = A + B。
3.非门公式（NOT gate）：输出与输入相反。
公式为：Y = ̅A。
4.异或门公式（XOR gate）：输出为1当且仅当输入中只有一个是1，否则输出为0。
公式为：Y = A ⊕ B。
5.与非门公式（NAND gate）：输出为0当且仅当所有输入都为1，否则输出为1。
公式为：Y = ̅(A * B)。
6.或非门公式（NOR gate）：输出为1当且仅当所有输入都为0，否则输出为0。
公式为：Y = ̅(A + B)。
7.同或门公式（XNOR gate）：输出为1当且仅当输入中所有位都相同，否则输出为0。
公式为：Y = A ⊙ B。
8.三输入与门公式（3-input AND gate）：输出为1当且仅当所有输入都为1，否则输出为0。
公式为：Y = A * B * C。
9.三输入或门公式（3-input OR gate）：输出为0当且仅当所有输入都为0，否则输出为1。
公式为：Y = A + B + C。
10.三输入异或门公式（3-input XOR gate）：输出为1当且仅当输入中有奇数个1，否则输出为0。
公式为：Y = A ⊕ B ⊕ C。
11.三输入与非门公式（3-input NAND gate）：输出为0当且仅当所有输入都为1，否则输出为1。
公式为：Y = ̅(A * B * C)。
12.三输入或非门公式（3-input NOR gate）：输出为1当且仅当所有输入都为0，否则输出为0。
公式为：Y = ̅(A + B + C)。
13.与-或非门公式（AND-OR-NOT gate）：输出为1当且仅当输入经过与门并通过或门后为1，否则输出为0。
公式为：Y = ̅(A * B) + C。
习题答案(数电)
西安工程大学
数字电子技术基础
Q 23. 已知 D 触发器各输入端的波形如图所示，试画出 Q 、 触发器各输入端的波形如图所示， 端的波形。 端的波形。
答案： 答案：
西示为边沿 触发器构成的电路图，设触发器的初状态 如图所示为边沿D触发器构成的电路图 触发器构成的电路图， Q1Q0=00，确定 0 及Q1在时钟脉冲作用下的波形。 在时钟脉冲作用下的波形。 ，确定Q 答案： 答案： 因为 D0 = Q1
17. 试用 试用74161构成九进制计数器。（可采用异步清零法或 构成九进制计数器。（ 构成九进制计数器。（可采用异步清零法或 同步预置数法） 同步预置数法） 异步清零法 同步预置数法
答案： 答案：
西安工程大学
数字电子技术基础 17.由或非门组成的触发器和输入端信号如图所示，设触发器 由或非门组成的触发器和输入端信号如图所示， 由或非门组成的触发器和输入端信号如图所示 的初始状态为1，画出输出端Q的波形 的波形。 的初始状态为 ，画出输出端 的波形。 答案： 答案：
西安工程大学
数字电子技术基础 列状态转换表 画状态转换图和时序波形图
由状态图可以看出， 由状态图可以看出， 当输入X 当输入 ＝0时，状态变化为： 00→01→10→11→00→… 时 状态变化为： 当X＝1时，状态变化为： 00→11→10→01→00→… ＝ 时 状态变化为： 可见，该电路既具有递增计数功能，又具有递减计数功能， 可见，该电路既具有递增计数功能，又具有递减计数功能， 是一个2位二进制同步可逆计数器 位二进制同步可逆计数器。 是一个 位二进制同步可逆计数器。 西安工程大学
数字电子技术基础 令A2=E A1=F A0=G 则
′ ′ Y0′ ~ Y7′ → m0 ~ m7
数电基础ppt课件(2024版)
或：103.45=1×100+0×10+3×1+4×0.1+5×0.01
*
2、二进制
计数的基数是2，进位规则是“逢二进一”
其中ki是第i位的数码（0或1）2i 称为第i 位的权
如：(1010.11)2=1×23+0×22+1×21+0×20 +1×2-1+1×2-2=（10.75)10
与（AND）
或（OR）
非（NOT）
A
B
Y
A
B
Y
A
Y
0 0 0
0 1 0
1 0 0
1 1 1
0 0 0
0 1 1
1 0 1
1 1 1
0 1
1 0
1.逻辑真值表
（二）逻辑运算的描述
2.逻辑表达式
3.逻辑符号
*
以上定律可以用真值表证明，也可以用公式证明。例如， 证明加对乘的分配律A+BC=(A+B)(A+C)。 证： (A+B)(A+C)= (A+B)A+ (A+B)C =A·A+A·B+A·C+B·C =A+AB+AC+BC =A(1+B+C)+BC=A+BC 因此有 A+BC=(A+B)(A+C)
A
B
Y
0 0 1
与非
或非
异或
同或
0 1 1
1 0 1
1 1 0
只有输入都是1时,输出才是0
A
B
Y
0 0 1
0 1 0
1 0 0
数电复习资料(含答案)
数电期末考试复习题（习题册）（含答案）第一章（选择、判断共20题）一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。