数字逻辑第 5 章 异步时序逻辑电路
数电基础：时序逻辑电路
数电基础：时序逻辑电路虽然每个数字电路系统可能包含有，但是在实际应⽤中绝⼤多数的系统还包括，我们将这样的系统描述为时序电路。
时序电路是由最基本的加上反馈逻辑回路（输出到输⼊）或器件组合⽽成的电路，与最本质的区别在于时序电路具有记忆功能。
1. 简介是数字逻辑电路的重要组成部分,时序逻辑电路⼜称,主要由 存储电路 和 组合逻辑电路 两部分组成。
它和我们熟悉的其他电路不同,其在任何⼀个时刻的输出状态由当时的输⼊信号和电路原来的状态共同决定,⽽它的状态主要是由存储电路来记忆和表⽰的。
同时时序逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路⽽⾔,往往具有难度⼤、电路复杂并且应⽤范围⼴的特点 。
在数字电路通常分为和时序逻辑电路两⼤类，组合逻辑电路的特点是输⼊的变化直接反映了输出的变化，其输出的状态仅取决于输⼊的当前的状态，与输⼊、输出的原始状态⽆关，⽽是⼀种输出不仅与当前的输⼊有关，⽽且与其输出状态的原始状态有关，其相当于在组合逻辑的输⼊端加上了⼀个反馈输⼊，在其电路中有⼀个存储电路，其可以将输出的状态保持住，我们可以⽤下图的框图来描述时序电路的构成。
从上⾯的图上可以看出，其输出是输⼊及输出前⼀个时刻的状态的函数，这时就⽆法⽤组合逻辑电路的函数表达式的⽅法来表⽰其输出函数表达式了，在这⾥引⼊了现态（Present state)和次态（Next State)的概念,当现态表⽰现在的状态（通常⽤Qn来表⽰），⽽次态表⽰输⼊发⽣变化后其输出的状态 （通常⽤Qn+1表⽰），那么输⼊变化后的输出状态表⽰为Qn+1=f(X,Qn)，其中：X为输⼊变量。
组合电路和存储元件互联后组成了时序电路。
存储元件是能够存储信息的电路。
存储元件在某⼀时刻存储的⼆进制信息定义为该时刻存储元件的状态。
时序电路通过其输⼊端从周围接受⼆进制信息。
时序电路的输⼊以及存储元件的当前状态共同决定了时序电路输出的⼆进制数据，同时它们也确定了存储元件的下⼀个状态。
《数字电子技术》知识点[整理]
![《数字电子技术》知识点[整理]](https://img.taocdn.com/s3/m/ed3f455084868762cbaed51a.png)
20XXKnowledge Points知识点汇编《数字电子技能》知识点第1章数字逻辑根底1．数字信号、模仿信号的界说2．数字电路的分类3．数制、编码其及转化要求：能娴熟在10进制、2进制、8进制、16进制、8421BCD之间进行彼此转化。
举例1：（37.25）10= ( )2= ( )16= ( )8421BCD解：（37.25）10= (100101.01)2= ( 25.4)16= (00110111.00100101)8421BCD4．根本逻辑运算的特色与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非运算：零变 1， 1变零；要求：娴熟运用上述逻辑运算。
5．数字电路逻辑功用的几种表明办法及彼此转化。
①真值表（组合逻辑电路）或状况转化真值表（时序逻辑电路）：是由变量的一切或许取值组合及其对应的函数值所构成的表格。
②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。
③卡诺图：是由表明变量的一切或许取值组合的小方格所构成的图形。
④逻辑图：是由表明逻辑运算的逻辑符号所构成的图形。
⑤波形图或时序图：是由输入变量的一切或许取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。
⑥状况图（只需时序电路才有）：描绘时序逻辑电路的状况转化联系及转化条件的图形称为状况图。
要求：把握这五种（对组合逻辑电路）或六种（对时序逻辑电路）办法之间的彼此转化。
6．逻辑代数运算的根本规矩①反演规矩：关于任何一个逻辑表达式Y，假如将表达式中的一切“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式便是函数Y的反函数Y（或称补函数）。
这个规矩称为反演规矩。
②对偶规矩：关于任何一个逻辑表达式Y，假如将表达式中的一切“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量坚持不变，则可得到的一个新的函数表达式Y＇，Y＇称为函Y的对偶函数。
数字逻辑电路
四、时间图
时间图是用波形图的形式来表示输入信号、输出 信号和电路状态等的取值在各时刻的对应关系，通常 又称为工作波形图。在时间图上，可以把电路状态转 换的时刻形象地表示出来。
同步时序逻辑电路分析
分析的方法和步骤 常用方法有表格法和代数法。 一、表格分析法的一般步骤 1．写出输出函数和激励函数表达式。 2．借助触发器功能表列出电路次态真值表。 3．作出状态表和状态图（必要时画出时间图） 。 4．归纳出电路的逻辑功能。
0
1
4． 画出时间图，并说明电路的逻辑功能 设电路初态为“ 0” ，输入 x1 为 00110110 ，输入 x2 为 01011100 ，根据状态图可作出电路的输出和状态响应序 列如下: 时钟节拍：1 2 输入x1： 0 0 输入x2： 0 1 状态y： “0” 0 输出Z ： 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
同步时序逻辑电路的设计
同步时序逻辑电路的设计是指根据特定的逻辑要求，设计 出能实现其逻辑功能的时序逻辑电路。显然， 设计是分析的逆 过程，即：
①
建立给定问题的逻辑描述
假定采用 “真值表法”，可作出真值表如下表所示。
A B C F
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 0 1 1 1
由真值表可写出函数F的最小项表达式为
F(A,B,C) = ∑m (3,5,6,7)
②
求出逻辑函数的最简表达式
0
1
根据状态响应序列可作出时间图如下：
时钟节拍：1 2 输入x1： 0 0 输入x2： 0 1 状态 y： “0” 0 输出Z ： 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
时序逻辑电路的状态表
返回主菜单
4．3 状态表和状态图
同步 时 序电 路 又可 分 为米 里 （Mealy）型 和 摩尔 （Moore）型两大类。
米里型电路的输出状态不仅与电路的状态有关，同
时还与外输入有关，其输出函数Y可表示为：
返回
4.3.1 米里（Mealy）型状态表和状态图
一、米里型同步时序电路的状态表 表4.1所示为米里型同步时序电路的状态表。
表 4.1 米里型同步时序电路的状态表
原态 （P）
次态/输出（P(n+1)/Y） 输入(X)
P
P(n+1)/Y
返回
表格的上方从左到右列出输入X1，…，Xn的全
部组合，表格左边从上到下列出电路的全部状
双拍接收方式的数码寄存器图417双拍接收方式的数码寄存器逻辑电路返回图418单拍接收方式的数码寄存器逻辑电路返回返回返回主菜单返回主菜单图41时序逻辑电路的结构框图返回返回a同步时序电路的结构框图b异步时序电路的结构框图图42时序逻辑电路返回返回返回主菜单返回返回表41米里型同步时序电路的状态表原态p次态输出pn1y
(a) 同步时序电路的结构框图
(b) 异步时序电路的结构框图
图 4.2 时序逻辑电路
返回
由于时序电路与组合逻辑电路在结构和性能上 不同，因此在研究方法上两者也有所区别，组 合逻辑电路的分析和设计所用到的工具主要是 真值表，而时序电路的分析和设计所用到的工 具主要是状态表和状态图。
返回
4．3 状态表和状态图
时序电路一般由组合逻辑、存储器件和反馈回 路三部分构成，如图4.1所示。
图 4.1 时序逻辑电路的结构框图
时序逻辑电路的分析和设计
莫尔型同步时序 电路。 2. 写出各触发器 的驱动方程。
n J 0 K 0 Q2
1J ＞C ＞C1
1 1K
1J
Q1 &
≥1 1J
FF2
Q2
1J ＞C ＞C1
1 1K
1J ＞C1 ＞C
1 1K Q2
输 入 信 号
1K
1K
Y0 A1 74139Y1 A0 Y2 Y3
n n n n n Q0 1 Q2 Q0 Q2 Q0
n n Q1n1 Q0 Q1n Q0 Q1n
n n n n n n Q2 1 (Q1nQ0 Q2 )Q n Q1nQ0 Q2 Q2 2
n n n n n Q2 1 Q1nQ0 Q n Q1nQ0 Q2 Q2 2
Q
n
=1
1
Y=Q2Q1
n 1 1J 1J
n Q2 1
n 1 Q 1K Q2 1 X1K Q1n Q Q2 1X Q1 Q n 2 3.求出电路状态方程。 & n
1 2
＞C ＞C1
＞C ＞C1
输 出 信 号 n
Qn1 JQ n KQn ＞C
1J
Q2
n 1
n n X Q1 Q2
Q Q
1
1 0
n +1 1
3
第六章
1、组合电路：
概
述
时序逻辑电路是数字逻辑电路的重要组成部分。 逻辑电路可分为 两大类：
由若干逻辑门组成，电路不具记忆能力。 电路的输出仅仅与当时的输入有关。
2、时序电路：
延迟元件或触发器
存储电路，因而具有记忆能力。 电路的输出不仅与当时的输入有关，而且 还与电路原来的状态有关。
计算机时序逻辑电路
描述时序电路逻辑功能的函数一般有两个：
输出函数： Yi f i X 1 ,, X p , Q1 ,, Qt 激励函数： Wj f j X1 ,, X p , Q1 ,, Qt
i 1,, m j 1, , r
可见，时序电路的输出不仅与电路的输入有关，而且与电 路的状态有关。
T1 X Q0n T0 1
Q1n1 X Q0n Q1n ③ 状态方程： n1 n Q0 Q0
（3）画出状态转换真值表 将三个触发器现态的各种取值组合，代入状态方程、输出 方程，求出相应的次态和输出，可得该电路的状态转换真值表， 如表7-3所示。
表7-3
● 教学要求：掌握时序逻辑电路的结构、分类以及描述工具；
熟练掌握同步时序逻辑电路的表格分析法；了解同步时序逻辑 电路设计的一般步骤；理解计数器、寄存器的原理与应用。
返回本章首页
7.1 时序逻辑电路概述
● 7.1.1 时序逻辑电路的结构与分类 1. 时序逻辑电路结构
时序逻辑电路（简称时序电路）的结构框图如图7.1所示。时序电 路一般由组合逻辑电路、存储电路和反馈回路三部分组成。
4. 选择触发器的类型，求出状态方程、驱动方程、输出方程
根据最简状态转换图（表）可求出状态方程、输出方程，然后将 状态方程与触发器的特性方程进行比较，可得到驱动方程。由于JK 触发器功能较全、使用较灵活，因此在设计中多选用JK触发器。
5. 画出逻辑电路图，并检查有无自启动能力
根据驱动方程和输出方程画出逻辑电路图。如设计的电路存在无 效状态时，应检查电路进入无效状态后，能否在时钟脉冲作用下自动 返回到有效状态工作。如能回到有效状态，则电路具有自启动能力； 如不能，则需修改设计，使电路具有自启动能力。
数字逻辑教学课件数字电路
加密解密：数字电路可以用于实 现加密解密，保护通信内容的安 全性。
添加标题
添加标题
添加标题
添加标题
调制解调：数字电路可以用于调 制解调，将数字信号转换为模拟 信号，或者将模拟信号转换为数 字信号。
数字滤波：数字电路可以用于实 现数字滤波，对通信信号进行滤 波处理，提高信号质运算功能，如与、 或、非等。
组合逻辑电路的设计方法
列出真值表 写出逻辑表达式 画出逻辑图 进行仿真验证
组合逻辑电路的分析方法
列出逻辑表达式
计算逻辑表达式的值
根据逻辑表达式画出逻辑图
分析逻辑电路的功能
05
时序逻辑电路
时序逻辑电路的基本概念
时序逻辑电路的组成和功能
时序逻辑电路的定义和特点
确定故障部位。
YOUR LOGO
THANK YOU
汇报人：PPT
数字电路的故障排除方法
观察法：通过观察电路 板上的元件是否有明显 的损坏或异常现象，如 烧焦、断裂、变色等， 以初步判断故障部位。
电阻法：通过测量电路 板上的元件阻值，判断 元件是否正常，如电阻、
电容等。
电压法：通过测量电路 板上的关键点电压，判 断电路是否正常工作， 如电源电压、芯片输入
输出电压等。
波形法：通过示波器等 仪器测量电路中的信号 波形，判断电路是否正 常工作，如时钟信号、
数据传输信号等。
替换法：通过替换可疑 元件或集成电路，判断 故障部位，以排除故障。
隔离法：通过断开部分 电路或连接线，缩小故 障范围，以确定故障部
位。
逻辑分析法：通过分析 数字电路的逻辑关系和 工作原理，结合故障现 象进行推理和分析，以
时序逻辑电路的分析方法和 步骤
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
第1步：写出输出函数 和激励函数表达式， J2 = K2 = 1 C2 = y1 J1 = K1 = 1 C1 = x Z = x y2 y1 第2步：列出电路次态真值表。
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
第3步：画出状态表和状态图
表5-11 二进制状态分配表
表5-12 二进制状态表
表5-7 D触发器激励表
表5-12 二进制状态表
表5-13 激励函数和输 出函数真值表
卡诺图化简后的激励函数和输出函数如下：
C2 = x1 y2 + x2 y1 + x2 y2
D2 = y2
第5步，画出逻辑电路图。根据激励函数和输出函数表达式， 该序列检测器的异步时序逻辑电路图如图5-12所示。 C2 = x1 y2 + x2 y1 + x2 y2
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
同步时序逻辑电路在数字系统中获得了广泛的应用。但 是，在某些场合采用同步时序逻辑电路并不合适。 例如，1、电路的外部输入是随机变化的信号，2、电路 没有统一的时钟信号，3、希望时序逻辑电路有较高的工作 速度。 在这种情况下，往往采用异步时序逻辑电路。
另外，任意两个输入信号之间必须有足够长的时间间隔， 以保证下一个输入信号输入之前，前一个输入信号引起的电路 响应已经结束。也就是，当输入引起电路状态转移时，不论状 态转移过程怎样，只有在电路进入新的稳定状态后，才能允许 输入信号发生变化。
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
异步时序逻辑电路有两种类型。 假如电路的外部输出不仅与外部输入有关，而且与二次状 态y1,…,yr有关，那么这样的异步时序逻辑电路就称为Mealy型 异步时序逻辑电路。 如果电路的外部输出仅仅与二次状态y1,…,yr有关，与外 部输入无关，那么这样的异步时序逻辑电路就称为Moore型异 步时序逻辑电路。 由于脉冲异步时序逻辑电路与电平异步时序逻辑电路的结 构不同，因此描述与研究的工具和方法也不相同。描述脉冲异 步时序逻辑电路的工具是状态图和状态表，分析和设计方法基 本上与同步时序逻辑电路相似。 描述电平异步时序逻辑电路的工具是状态流程表和时序图， 分析和设计方法与同步时序逻辑电路有较大的不同。
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
在图中，x1,…,xn 称为输入信号； y1,…,yr称为二次信号或者二次状态。
Y1，…,Yr称为激励信号或激励状态。
Z1,…,Zm称为外部输出。
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
在异步时序逻辑电路中，没有公共的时钟信号起同步作用，电 路状态的改变都是由外部输入直接引起的。由于组合电路和存 储电路有反馈连接，因此，外部输入和二次状态经组合电路形 成激励状态和外部输出，而激励状态经存储电路形成新的二次 状态又作为组合电路的输入。这是一种循环关系，直到二次状 态Yi等于激励状态Yi时，电路才相对稳定。
该电路是一个模4加1计数器
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
例5-2 分析图5-5 所示的脉冲异步时序逻辑电路。T触发器在时钟 脉冲下降沿翻转。 第1步：写出激励 函数表达式 T1 = 1 C1 = CP T2 = 1 C2 = y1
第2步：写出电路y2(n+1)、y1(n+1)的次态方程组。方法是将激 励函数表达式分别代入T触发器的次态方程 : Q(n+1) = ( T y + T y ) CP。 y2 (n+1) = ( T2 y2 + T2 y2)· C2 = ( 1 . y2 + 1 . y2) y1 = y2 y1 y1(n+1) = ( T1 y1 + T1 y1)· C1 = ( 1 . y1 + 1 . y1) CP = y1 CP
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
5.1异步时序逻辑电路的结构模型
在图5-1 a 中，存储电路部分由触发器组成，触发器可以带时钟控制端， 也可以不带时钟控制端。使用时钟控制端触发器时，每个触发器的时钟端 作为一个独立输入端来处理。也就是加到触发器时钟端的时钟信号作为激 励信号，而不像同步时序逻辑电路时钟信号是同步信号。
第5章 异步时序逻辑电路
5.1 异步时序逻辑电路的结构模型与分类 5.2 脉冲异步时序逻辑电路的设计和分析 5.2.1 脉冲异步时序逻辑电路的分析 5.2.2 脉冲异步时序逻辑电路的设计 5.3 电平异步时序逻辑电路 5.3.1 电平异步时序逻辑电路分析 5.3.2 电平异步时序逻辑电路的竞争 5.3.3 电平异步时序逻辑电路设计
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
5.1异步时序逻辑电路的结构模型 同步时序逻辑电路的基本特点是电路有统一的时钟信号， 只有当时钟信号出现时，电路状态才发生改变，变化后的状 态一直保持到下一个时钟信号出现。 异步时序逻辑电路没有统一的时钟信号，电路状态的转 换由外部输入信号的变化直接引起。 异步时序逻辑电路的外部输入信号也有两种形式：脉冲 信号和电平信号。因而异步时序逻辑电路有脉冲异步时序逻 辑电路和电平异步时序逻辑电路两种。 图5-1给出了异步时序逻辑电路的两种结构模型。
第5章 同步时序逻辑电路 5.2 脉冲异步时序逻辑电路的分析和设计
分析步骤如下：1）写出输出函数和激励函数表达式；2）列 出状态转移真值表或者次态方程组；3）画出状态表和状态图； 4）画出时序图并用文字描述电路的逻辑功能。 由于脉冲异步时序逻辑电路没有统一的时钟脉冲以及对输 入信号的约束，因此，在具体步骤的实施上是有区别的。 一是触发器的时钟控制端应当作为激励函数处理。应注意 触发器时钟端何时有脉冲作用，仅当时钟端有时钟脉冲时，才 能根据触发器的输入确定状态转移，否则触发器状态不变。 二是由于不允许两个或两个以上输入端同时输入脉冲。例 如，假定电路有x1、x2和x3共3个输入端，用取值“1”表示有 脉冲输入，一位输入的取值只有001、010和100共3种。分析 时可以只讨论有3种外部输入的情况。下面举例说明脉冲异步 时序逻辑电路的分析方法。
Z = x y2 y1 y0
第3步，画出逻辑电路图。
例5-4 用D触发器设计一个接收“x1 - x2 - x2”序列检测器。 解：该电路的功能如图5-9所示。 序列检测器有两个外部输入端x1和x2，一个外部输出端 Z。当外部输入端x1输入一个脉冲后，外部输入端x2连续输 入两个脉冲，输出端Z由“0”变为“1”。输出端“1”信号一 直维持到最好的情况: 外部输入端x1或x2再出现脉冲时，才 由“1”变为“0”。
卡诺图化简后得到的激励函数和输出函数表达式为 C2 = x y1 y0 T2 = 1
C1 = x y0
C0 = x
T1 =1
T0 = 1
Z = x y2 y1 y0
卡诺图化简后得到的激励函数和输出函数表达式为 C2 = x y1 y0 T2 = 1 C1 = x y0 C0 = x T1 =1 T0 = 1
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
第三步：列状态表。设电路的初始态y2 y1 = 00，根据电路的 次态方程和电路运行填写次态，如表5-3所示。
在外部输入信号CP作用下加1计数。
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
5.2.2脉冲异步时序逻辑电路的设计 不允许有两个或两个以上外部输入同时为“1”，所以，在 形成原始状态图和原始状态表时，如果有多个输入信号，只要 考虑一个输入信号为“1”的情况。将两个或者两个以上输入端 同时为“1”的情况作为无关条件处理。
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型
为了保证电路稳定工作，设定每一时刻仅允许一个输入发 生变化。 异步时序逻辑电路之所以要做这样的规定，是由于所谓 “同时”的输入信号不可能恰好在同一时刻产生，而输入信号 的微小差别可能导致电路状态转移的不同，造成电路的状态转 移不可预测。因此，在异步时序逻辑电路中，若有两个或两个 以上外部输入，不允许多个输入信号同时变化，即每一时刻仅 允许一个输入信号发生变化。
第5章 同步时序逻辑电路 5.2.1 脉冲异步时序逻辑电路的分析
例5-1 分析图5-2脉冲异步时序逻辑电路，指出电路功能。 解：该电路由两个 J-K触发器和一个“与” 门组成。有一个外部输 入端x和一个输出端Z， 输出与输入和状态有关。 因此属于Mealy型脉 冲异步时序逻辑电路。 约定J-K触发器下 降沿翻转。
表5-5 J-K触发器激 励表
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
表5-6 T触发器激励表 表5-7 D触发器激励表
第5章 同步时序逻辑电路 5.1 脉冲异步时序逻辑电路的分析
例 5-3 用T触发器设计一个异步模8加1计数器，该计数器对输入端 x的脉冲进行计数，当收到第8个脉冲时，输出端Z = 1。 解：该电路的状态数量和状态转换关系比较清楚，可直接画 出状态图和状态表。模8加1计数器也就是“逢八进一” 计数器。 第1步，画出状态图和状态表。 状态图如图5-7所示，状态表如表 5-8所示。
D2 = y2
C1 = x1 y1 + x2 y2
D1 = y1
Z = y2 y1
第1步，画出原始状态图和状态表。
第2步，状态化简。用隐含表法化简表5-10状态表，状态 表中的状态之间没有等效状态，表5-11是最小化状态表。
第3步，状态编码。最小化状态表中有4个状态，需要用两 位二进制代码y2、y1表示。根据状态编码原则，状态分配 方案如表5-11所示。由表5-10和表5-11得到二进制状态表， 如表5-12所示。
第5章 异步时序逻辑电路 5.1 异步时序逻辑电路结构模型