数字电路课件PPT-06_时序逻辑电路 - 习题

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

异步置零法
2. N < M ① M = N1× N2 先用前面的方法分别接成N1和N2两个计数器。
N1和N2间的连接有两种方式: a.并行进位方式:用同一个CLK,低位片的进位输出作为高
位片的计数控制信号(如74160的EP和ET)
b.串行进位方式:低位片的进位输出作为高位片的CLK,两 片始终同时处于计数状态
例:用两片74160接成一百进制计数器
并行进位法
串行进位法
② M不可分解 采用整体置零和整体置数法:
先用两片接成 M’> M 的计数器
然后再采用置零或置数的方法
第六章 时序逻辑电路 习题
1、驱动方程 2、状态方程 3、输出方程
能自启动
状态数:7 触发器数:3
1. N > M
原理:计数循环过程中设法跳过N-M个状态。
具体方法:置零法
置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
同步置数法
CLK RD LD EP ET 工作状态 X 0 X X X 置 0(异步)百度文库1 0 X X 预置数(同步) X 1 1 0 1 保持(包括C) X 1 1 X 0 保持(C=0) 1 1 1 1 计数
相关文档
最新文档