数字电子技术 时序逻辑电路

任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 【例5.1.1 】分析图5.1所示时序逻辑电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电
路的状态转换图。
解：由图5.1所示电路可以看出，时钟信号CP加在每个JK触发器的时钟脉冲信号输入端，因此该电路为同 步时序逻辑电路，时钟方程可以不写。
5.1.1 时序逻辑电路的分析方法 ②状态转换表。设电路的初始状态为
=0000，在CP第1个下降沿到来时代入状态方程和输出方程中
可得 =1，Q0由0变为1是上升沿，所以Q1和Q3保持0不变；由于Q1保持0不变，没有出现下降沿，所以Q2也保持0
不变，可得
=0001和C=0，这说明第一个时钟脉冲信号后，电路的状态由0000变为0001。第二个时钟脉
任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 1.同步时序逻辑电路的分析方法 分析同步时序逻辑电路一般按如下步骤进行： ①从给定的逻辑电路图中写出每个触发器的驱动方程（即存储电路中每个触发器输入信号的逻辑函数式）。 ②把得到的这些驱动方程代入到相应触发器的特性方程，得出每个触发器的状态方程，从而得到由这些状
状态转换表的内容表示成状态转换图的形式。 图5.2（a）所示的是图5.1逻辑电路的状态转换图。在状态转换图中，以圆圈表示电路的各个状态，以箭
头表示状态转换的方向，同时在箭头上注明状态转换前的输入变量取值和输出值。通常输入变量取值写在斜线 以上，将输出值写在斜线以下。因为图5.1电路没有输入逻辑变量，所以斜线上方没有注字。
Y输出一个进位脉冲。因此，图5.1所示电路为同步五进制计数器。 ④检查电路是否能够自动启动。3位二进制计数器应该有23个工作状态，由表5.1看出，图5.1所示的逻辑电
路图中只有5个状态被利用，这5个状态称为有效状态。还有101、110和111三个状态没有被利用，称之为无效 状态。将无效状态分别代入状态方程得：
态方程组成的整个时序逻辑电路的状态方程组。 ③根据逻辑电路图写出电路的输出方程。 ④列状态转换真值表。将电路现态的各种取值代入到状态方程与输出方程中进行计算，算出相应的次态和
输出状态，从而可列出状态转换的真值表。现态的起始值若给出，则从给出值开始计算，如没有给定，则可设 定起始值进行计算。
⑤逻辑功能说明。根据状态转换真值表来分析说明电路的逻辑功能。 ⑥画状态转换图和时序图。状态转换图指电路由现态转换到次态的示意图，从图上能直观看出电路的状态 转换过程。时序图是在时钟脉冲CP作用下，触发器状态变化的波形图。
冲来时0001成为现态，即将
=0001代入状态方程和输出方程可得Q0=0，Q0由1变为0是下降沿，Q1按状态
方程变为1，Q3按状态方程变为0，Q1由0变为1，是上升沿，所以Q2保持0不变，可得
=0010和C=0，即输
入第二个时钟脉冲信号后，电路的状态有0001变为0010。其余类推。状态转换真值表见表5.2。
可见，图5.1所示的逻辑电路如果由于某种原因进入无效状态工作时，只要继续输入计数脉冲CP，电路便 会返回到有效状态工作。所以，该电路能够自动启动。
任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 ⑤画状态转换图和时序图。为了以更加形象的方式直观地显示出时序电路的逻辑功能，有时还需进一步把
包含了10种有效状态，因此应检查电路在不小心进入无效状态后，能不能在输入脉冲作用下，自行回到有效状 态。析与设计
5.1.1 时序逻辑电路的分析方法
数控系统 机床结构
数字电子技术
编码器
1
数制和码制
3
组合逻辑电路
5
时序逻辑电路
目录
2
逻辑门电路
4
集成触发器
6
脉冲信号的产生与整形
7
数模和模数转换器
8
大规模数字集成器件及应用
项目导读
本项目系统地讲解了时序逻辑电路的分析 方法、设计方法。首先简要的讲述时序逻 辑电路的逻辑功能和电路结构特点；然后 分别介绍了计数器、寄存器等时序逻辑电 路器件的工作原路和使用方法。
即
=001 再代入状态方程和输出方程，可得
=010，即输入第二个时钟脉冲信号后，电路的状
态由001变为010，其余类推。状态转换真值表见表5.1。
任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 ③逻辑功能说明。由表5.1可以看出,图5.1所示电路在输入第5个时钟脉冲CP后,返回初始状态,同时输出端
①写方程。 驱动方程：
任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 状态方程：将驱动方程代入相应的JK触发器的特性方程
,得电路的状态方程为：
输出方程：
②列状态转换真值表。设电路的初始状态为
=000 ，代入状态方程和输出方程可得
=001
和Y=0，这说明在第一个时钟脉冲信号输入后，电路的状态由000变为001。第二个时钟脉冲输入时001成为现态，
任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 ③逻辑功能说明。由表5.2可以看出,图5.2所示电路在输入第10个时钟脉冲CP后,返回初始状态,同时在输
出端C输出一个进位脉冲。因此，图5.3所示电路为异步十进制计数器。 ④检查电路是否能够自动启动。由于图5.3中有四个触发器，它们的状态组合应该是24=16种，而表5.1中只
时序逻辑电路
05
任务浏览 任务5.1时序逻辑电路的分析与设计
任务5.2 计数器
能力目标
➢ 通过数字电子钟的制作、带入时序电路的分 析与设计方法，学习计数器的分析方法，并 了解常用的集成计数器。分析数字电子钟的 电路分析及工作原理，了解常用的数字电路 的故障的检查和排除方法。
任务5.3 寄存器和移位寄存器
图5.2（b）是图5.1逻辑电路的时序图。
任务5.1 时序逻辑电路的分析与设计
5.1.1 时序逻辑电路的分析方法 2.异步时序逻辑电路的分析方法 【例5.1.2】已知异步时序逻辑电路如图5.3所示，试分析其逻辑功能并画出电路的状态转换图和时序图。 解：①写方程。 驱动方程：
状态方程：
输出方程：
任务5.1 时序逻辑电路的分析与设计