计算机组成原理(第五版)
白中英 第五版 计算机组成原理第5章.
用二进制码表示的指令和数据都放在内存里， 那么CPU是怎样识别出它们是数据还是指令呢?
从时间上来说:
▴ ▴
取指发生在指令周期的第一个CPU周期; 取数发生在后面几个CPU周期，即 “执行指令”阶段。
从空间上来说:
▴ 送指令寄存器IR —指令 ▴
送运算器 — 数据。
计算机组成原理
30
5.3
时序产生器和控制方式
送操作 数地址
取出操 作数
取指令阶段
计算机组成原理
执行指令阶段
16
LAD指令的指令周期——执行
play 计算机组成原理
17
5.2.4
ADD指令的指令周期
ADD R1, R2是一条RR指令
计算机组成原理
18
ADD指令的指令周期——执行
play
计算机组成原理
19
5.2.5
STO指令的指令周期
STO R2, (R3)是一条RS指令
5.4.1 微命令和微操作
▲ 微命令：控制部件通过控制线向执行部件发出的各种
控制命令。
▲ 微操作：执行部件接受微命令后所进行的操作。 ▲ 微操作可分为相容性和相斥性两种。 在同时或同一个CPU周期 内可以并行执行的微操作 不能在同时或同一个CPU 周期内并行执行的微操作
7
计算机组成原理
5.1.4 操作控制器与时序产生器
数据通路： 是许多寄存器之间传送信息的通路。 操作控制器的功能 : 根据指令操作码和时序信号，产 生各种操作控制信号，以便正确地建立数据通路， 从而完成取指令和执行指令的控制。 根据设计方法不同，操作控制器可分为：
1.硬布线控制器 2.微程序控制器
；（R1）→R0 ；（6）→ R1
白中英《计算机组成原理》(第5版)教材精讲(多层次的存储器 奔腾系列机的虚存组织)
3.8 奔腾系列机的虚存组织一、存储器模型可分为：①平坦存储器模型，②分段存储器模型，③实地址模式存储器模型。
平坦存储器模型（Flat memory model）内存被组织成单一的、连续的地址空间，称为“线性地址空间”。
所有的代码、数据和堆栈均包含在该地址空间内，该空间的字节地址范围为0到3221 。
分段存储器模型（Segmented memory model）每个程序均使用一组独立的地址空问，每个地址空间就是一个段，段的最大长度为322B。
逻辑地址由段选择器和偏移量组成，处理机将逻辑地址透明地转换为线性地址。
实地址模式存储器模型（Real—address mode memory model）这是为保持与早期的8086处理机兼容的存储器模式。
线性地址空间被分为段，段的最大长度为64KB。
线性地址空间的最大长度为202B。
二、虚地址模式IA-32体系结构微处理机的虚拟存储器可以通过两种方式实现：分段和分页。
存储管理部件包括分段部件SU和分页部件PU两部分。
分段部件将程序中使用的虚地址转换成线性地址。
而分页部件则将线性地址转换为物理地址。
在分段部件SU和分页部件PU中，每一部分都可以独立地打开或关闭，因而可出现四种组合方式：（1）不分段不分页模式程序中使用的逻辑地址与物理地址相同。
（2）分段不分页模式相当于段式虚拟存储器。
程序中使用的逻辑地址由一个16位段选择器和一个32位偏移量组成。
段选择器中的最低两位用于存储保护，其余l4位选择一个特定的段。
因此，对于分段的存储器，用户的虚拟地址空间是143246*==TB。
22264而物理地址空间使用32位地址，最大4GB。
由分段部件将二维的虚拟地址转换为一维的线性地址。
在分页部件不工作的情况下，线性地址也就是主存物理地址。
（3）不分段分页模式相当于页式虚拟存储器。
程序中使用的是32位线性地址，由分页部件将其转换成32位物理地址。
用户的虚拟地址空间是322=4GB。
计算机组成原理课后答案(白中英主编_第五版_立体化教材)_2
（ 2= ==（ 2= = =（ 2===第二章1．（1） 35 =−100011）[ 35]原 10100011[ 35]补 11011100 [ 35]反 11011101（2）[127]原＝01111111[127]反＝01111111[127]补＝01111111（3） 127 =−1111111）[ 127]原 11111111[ 127]补 10000001[ 127]反 10000000（4） 1 =−00000001）[ 1]原 10000001[ 1]补 11111111 [ 1]反 111111102．[x]补 = a 0. a 1a 2…a 6解法一、（1） 若 a 0 = 0, 则 x > 0, 也满足 x > -0.5此时 a 1→a 6 可任意（2） 若 a 0 = 1, 则 x <= 0, 要满足 x > -0.5, 需 a 1 = 1 即 a 0 = 1, a 1 = 1, a 2→a 6 有一个不为 0解法二、-0.5 = -0.1(2) = -0.100000 = 1, 100000（1） 若 x >= 0, 则 a0 = 0, a 1→a 6 任意即可；（2） [x]补= x = a 0. a 1a 2…a 6（2） 若 x < 0, 则 x > -0.5只需-x < 0.5, -x > 0[x]补 = -x, [0.5]补 = 01000000 即[-x]补 < 01000000a 0 * a 1 * a 2 a 6 + 1 < 01000000⋅ (1 2 ) 即： 2 2 ⋅ 2（最接近 0 的负数）即： 2 2 ⋅ (2 + 2[ 2 2 ⋅ 2 ⋅ (1 2 ) ] [ 22 1 ⋅ ( 1) , 2 2 ⋅ (2 1 + 2 ) ]a 0 a 1a 2 a 6 > 11000000即 a 0a 1 = 11, a 2→a 6 不全为 0 或至少有一个为 1（但不是“其余取 0”）3．字长 32 位浮点数，阶码 8 位，用移码表示，尾数 23 位，用补码表示，基为 2EsE 1→E 8MsM 21M 0（1） 最大的数的二进制表示E = 11111111Ms = 0, M = 11…1（全 1）1 11111111 01111111111111111111111（2） 最小的二进制数E = 11111111Ms = 1, M = 00…0（全 0） 1 11111111 1000000000000000000000（3） 规格化范围正最大E = 11…1， M = 11…1， Ms = 08 个22 个即： 227 122正最小E = 00…0， M = 100…0， Ms = 08 个7121 个负最大E = 00…0， M = 011…1， Ms = 18 个 21 个负最小7 1E = 11…1， M = 00…0， Ms =18 个22 个22 )即： 22⋅ ( 1) 规格化所表示的范围用集合表示为：71, 227122 7 7 2244．在 IEEE754 标准中，一个规格化的 32 位浮点数 x 的真值表示为：X=( 1)s ×（1.M ）× 2 E 127（1）27/64=0.011011=1.1011× 22E= -2+127 = 125= 0111 1101 S= 0M= 1011 0000 0000 0000 0000 000最后表示为：0 01111101 10110000000000000000000 （2）-27/64=-0.011011=1.1011× 22E= -2+127 = 125= 0111 1101 S= 1M= 1011 0000 0000 0000 0000 000最后表示为：1 01111101 10110000000000000000000 5．（1）用变形补码进行计算：[x]补=00 11011 [y]补=00 00011[x]补 = [y]补 = [x+y]补00 11011 + 00 00011 00 11110结果没有溢出，x+y=11110(2) [x]补=00 11011 [y]补=11 01011[x]补 = [y]补 = [x+y]补=00 11011 + 11 01011 00 00110结果没有溢出，x+y=00110（3）[x]补=11 01010 [y]补=11 111111[x]补 = [y]补 = [x+y]补=00 01010 + 00 11111 11 01001结果没有溢出，x+y=−101116．[x-y]补=[x]补+[-y]补 （1）[x]补=00 11011[-y]补=00 11111[x]补 =00 11011 [-y]补 = + 00 11111 [x-y]补= 01 11010结果有正溢出，x−y=11010（2）[x]补=00 10111[-y]补=11 00101[x]补 =00 10111 [-y]补 = + 11 00101 [x-y]补结果没有溢出，x−y=−00100（3）[x]补=00 11011 [-y]补=00 10011[x]补= 00 11011[-y]补= + 00 10011[x-y]补= 01 01110结果有正溢出，x−y=100107．（1）用原码阵列乘法器：[x]原=0 11011 [y]原=1 11111因符号位单独考虑，|x|=11011 |y|=111111 1 0 1 1×) 1 1 1 1 1——————————————————————————1 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1[x×y]原=1 1101000101用补码阵列乘法器：[x]补=0 11011 [y]补=1 00001乘积符号位为：1|x|=11011 |y|=111111 1 0 1 1×) 1 1 1 1 1——————————————————————————1 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1[x×y]补=1 0010111011(2) 用原码阵列乘法器：[x]原=1 11111 [y]原=1 11011因符号位单独考虑，|x|=11111 |y|=110111 1 1 1 1×) 1 1 0 1 1——————————————————————————1 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 1[x×y]原=0 1101000101用补码阵列乘法器：[x]补=1 00001 [y]补=1 00101乘积符号位为：1|x|=11111 |y|=110111 1 1 1 1×) 1 1 0 1 1——————————————————————————1 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 111111[x×y]补=0 11010001018．(1) [x]原=[x]补=0 11000[-∣y ∣]补=1 00001被除数 X 0 11000 +[-|y|]补 1 00001----------------------------------------------------余数为负 1 11001 →q0=0左移 1 10010 +[|y|]补0 11111----------------------------------------------------余数为正 0 10001 →q1=1左移 1 00010 +[-|y|]补1 00001----------------------------------------------------余数为正 0 00011 →q2=1左移 0 00110 +[-|y|]补1 00001----------------------------------------------------余数为负 1 00111 →q3=0左移 0 01110 +[|y|]补0 11111----------------------------------------------------余数为负 1 01101 →q4=0左移 0 11010 +[|y|]补0 11111----------------------------------------------------余数为负 1 11001 →q5=0+[|y|]补0 11111 ----------------------------------------------------余数 0 11000故 [x÷y]原=1.11000 即 x÷y= −0.11000 余数为 0 11000(2)[∣x ∣]补=0 01011[-∣y ∣]补=1 00111被除数 X 0 01011 +[-|y|]补 1 00111----------------------------------------------------余数为负 1 10010 →q0=0x+y= 1.010010*2 = 2 *-0.101110左移 1 00100 +[|y|]补 0 11001----------------------------------------------------余数为负 1 11101 →q1=0左移 1 11010 +[|y|]补0 11001----------------------------------------------------余数为正 0 10011 →q2=1左移 1 00110 +[-|y|]补1 00111----------------------------------------------------余数为正 0 01101 →q3=1左移 0 11010 +[-|y|]补1 00111----------------------------------------------------余数为正 0 00001 →q4=1左移 0 00010 +[-|y|]补1 00111----------------------------------------------------余数为负 1 01001 →q5=0 +[|y|]补0 11001----------------------------------------------------余数 0 00010x÷y= −0.01110余数为 0 000109．(1) x = 2-011*0.100101, y = 2-010*(-0.011110)[x]浮 = 11101,0.100101 [y]浮 = 11110,-0.011110 Ex-Ey = 11101+00010=11111 [x]浮 = 11110,0.010010(1)x+y 0 0. 0 1 0 0 1 0 (1)+ 1 1. 1 0 0 0 1 01 1. 1 1 0 1 0 0 (1)规格化处理: 1.010010 阶码11100-4 -4x-y0 0. 0 1 0 0 1 0 (1) + 0 0. 0 1 1 1 1 00 0 1 1 0 0 0 0 (1) 规格化处理:0.110000阶码11110x-y=2-2*0.110001(2) x = 2-101*(-0.010110), y = 2-100*0.010110[x]浮= 11011,-0.010110 [y]浮= 11100,0.0101109Ex-Ey = 11011+00100 = 11111 [x]浮= 11100,1.110101(0) x+y 1 1. 1 1 0 1 0 1+ 0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1规格化处理: 0.101100 x+y= 0.101100*2阶码-611010x-y1 1.1 1 0 1 0 1 + 1 1.1 0 1 0 1 01 1.0 1 1 1 1 1规格化处理: 1.011111 阶码11100x-y=-0.100001*2-410．(1) Ex = 0011, Mx = 0.110100Ey = 0100, My = 0.100100 Ez = Ex+Ey = 0111 Mx*My 0. 1 1 0 1* 0.1 0 0 101101 00000 00000 01101 00000 001110101规格化：26*0.111011(2) Ex = 1110, Mx = 0.011010Ey = 0011, My = 0.111100 Ez = Ex-Ey = 1110+1101 = 1011 [Mx]补 = 00.011010[My]补 = 00.111100, [-My]补 = 11.00010010计算机组成原理第五版习题答案00011010 +[-My]11000100 11011110 10111100+[My]00111100 11111000 111100000.0 +[My]00111100 00101100 010110000.01 +[-My]11000100 00011100 001110000.011 +[-My]11000100 11111100 111110000.0110 +[My]00111100 00110100 011010000.01101 +[-My]1 1 0 00 1 0 0 0 0 1 0 1 10 00.01101 商 = 0.110110*2-6, 11．4 位加法器如上图，C i = A i B i + A i C i 1 + B i C i 1 = A i B i + ( A i + B i )C i 1 = A i B i + ( A i B i )C i 1(1)串行进位方式余数=0.101100*2-6C 1 = G 1+P 1C 0 C 2 = G 2+P 2C 1 C 3 = G 3+P 3C 2 C 4 = G 4+P 4C 3 其中：G 1 = A 1B 1G 2 = A 2B 2G 3 = A 3B 3 G 4 = A 4B 4P1 = A 1⊕B 1（A 1＋B 1 也对） P 2 = A 2⊕B 2 P 3 = A 3⊕B 3 P 4 = A 4⊕B 4(2)并行进位方式 C 1 = G 1+P 1C 0C 2 = G 2+P 2G 1+P 2P 1C 0C 3 = G 3+P 3G 2+P 3P 2G 1+P 3P 2P 1C 0C 4 = G 4+P 4G 3+P 4P 3G 2+P 4P 3P 2G 1+P 4P 3P 2P 1C 0“计算机组成原理第五版习题答案12．(1)组成最低四位的74181 进位输出为：C4 = C n+4 = G+PC n = G+PC0，C0为向第0 位进位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以C5 = y4+x4C4C6 = y5+x5C5 = y5+x5y4+x5x4C4(2)设标准门延迟时间为T，与或非”门延迟时间为1.5T，则进位信号C0，由最低位传送至C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为T+2*1.5T = 4T(3)最长求和时间应从施加操作数到ALU 算起：第一片74181 有3 级“与或非”门（产生控制参数x0, y0, C n+4），第二、三片74181 共 2 级反相器和 2 级“与或非”门（进位链），第四片74181 求和逻辑（1 级与或非门和 1 级半加器，设其延迟时间为3T），故总的加法时间为：t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T13．设余三码编码的两个运算数为X i和Y i，第一次用二进制加法求和运算的和数为S i’，进位为C i+1’，校正后所得的余三码和数为S i，进位为C i+1，则有：X i = X i3X i2X i1X i0Y i = Y i3Y i2Y i1Y i0S i’ = S i3’S i2’S i1’S i0’s i3 s i2 s i1 s i0Ci+1FA FA FA FA十进校正+3VFA s i3'FAs i2'FAs i1'FAs i0'二进加法X i3 Y i3 X i2 Y i2 X i1 Y i1 X i0 Y i0当C i+1’ = 1时，S i = S i’+0011并产生C i+1当C i+1’ = 0时，S i = S i’+1101根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。
白中英《计算机组成原理》第5版考研教材及真题视频讲解
白中英《计算机组成原理》第5版考研教材及真题视频讲解白中英《计算机组成原理》（第5版）网授精讲班【教材精讲＋考研真题串讲】目录白中英《计算机组成原理》（第5版）网授精讲班【共41课时】电子书（题库）•白中英《计算机组成原理》（第5版）【教材精讲＋考研真题解析】讲义与视频课程【30小时高清视频】•白中英《计算机组成原理》（第5版）笔记和课后习题详解•白中英《计算机组成原理》（第5版）配套题库【考研真题精选＋章节题库】•试看部分内容教材精讲[视频讲解]第1章计算机系统概论[视频讲解]学习与考查目标1．理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。
2．理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。
3．能够综合运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。
考纲要求1．计算机发展历程2．计算机系统层次结构（1）计算机硬件的基本组成；（2）计算机软件的分类；（3）计算机的工作过程。
3．计算机的性能指标吞吐量、响应时间；CPU时钟周期、主频、CPI、C PU执行时间；MIPS、MFLOPS1.1 计算机系统的分类一、计算机系统的分类如图1-1所示。
图1-1 计算机系统分类图二、计算机系统的基本组成如图1-2所示。
图1-2 计算机系统组成图三、概述计算机的分类：机械计算机电子模拟计算机：数值由连续的量来表示。
电子数字计算机：计算机中的数值由不连续的数字来表示。
专用机：经济，有效，快速，适应性差通用机：适应性强巨型机大型机中型机小型机微型机单片机低简易性高高体积，功耗，性能，价格低如图1-3所示。
图1-3数字计算机与模拟计算机的主要区别如表1-1所示。
表1-1 数字计算机与模拟计算机的主要区别考研真题精选一、选择题1下列关于冯·诺依曼结构计算机基本思想的叙述中，错误的是（）。
白中英《计算机组成原理》(第5版)教材精讲(运算方法和运算器 定点乘法运算)
2.3 定点乘法运算一、原码并行乘法乘法实现方法在现有的加法和减法器的基础上增加适当的移位线路及控制逻辑可以实现，用LSI和VLSI工艺实现专用的乘法器编制子程序（单片机等低端机器）。
1．定点原码乘法原理[x]原=x f.x n-1…x1x0 [y]原=y f.y n-1…y1y0[x，y]原=（x f ⊕y f）+（0.x n-1…x1x0）.（0.y n-1…y1y0）尾数乘法如下：设ｘ＝0.1101,ｙ＝0.10110.1101（ｘ）× 0.1011（ｙ）110111010000＋11010.10001111（ｚ）n 位乘n 位积可能为2n 位。
乘积的最后是所有部分积之和，有n 个数相加，而FA 只有两个输入端，所以需要改造：方法一：硬件实现方法（串行的“加法和移位”）,硬件结构简单,速度太慢（时间延迟太长）；方法二：不带符号位的阵列乘法器。
【例1】设ｘ＝0.1101,ｙ＝0.1011，求x*y图2-3-1 不带符号位的阵列乘法器3．带符号位的阵列乘法器求补电路原理：算前求补－乘法器－算后求补，见下图：图2-3-2 对2求补器电路图求补电路小结：E=0时，输入和输出相等E=1时，则从数最右端往左边扫描，直到第一个1的时候，该位和右边各位保持不变0⊕A=A，左边各数值位按位取反1⊕A=乛A原：1.11110补：1.00010时间延迟分析：转换n+1位带符号的时间延迟为t=n*2T+5T ，其中n*2T 为或门延迟时间，5T 为最高位与门和异或门的时延。
带符号的阵列乘法器（间接法）图2-3-3 （n+1）位乘（n+1）位带补级的阵列乘法器。
计算机组成原理前3章课后习题参考答案解析
白中英第五版计算机组成原理课后习题参考答案第一章计算机系统概述4、冯•诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？答：冯•诺依曼型计算机的主要设计思想是存储程序和程序控制，其中存储程序是指将程序和数据事先存放到存储器中，而程序控制是指控制器依据存储的程序来控制全机协调地完成计算任务。
总体来讲，存储程序并按地址顺序执行，这就是冯•诺依曼型计算机的主要设计思想。
5、什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？答：见教材P8和P10。
7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？答：见教材P10。
第二章运算方法和运算器1、写出下列各整数的原码、反码、补码表示（用8位二进制数）。
3、有一个字长为32位的浮点数，符号位1位，阶码8位，用移码表示，尾数23位，用补码表示，基数为2，请写出：（1）最大数的二进制表示阶码用移码表示，题中并未说明具体偏移量，故此处按照移码的定义，即采用偏移量为27=128，则此时阶码E的表示范围为0000 0000~1111 1111，即0~255，则在上述条件下，浮点数为最大数的条件如下：所以最大数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（2）最小数的二进制表示浮点数为最小数的条件如下：所以最小数的二进制表示为：1 1111 1111 0000 0000 0000 0000 0000 000对应十进制真值为：-1×2127（3）规格化数所表示数的范围规格化要求尾数若为补码表示，则符号位和最高有效位符号必须不同。
（A）浮点数为最大正数的条件如下：所以最大正数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（B）浮点数为最小正数的条件如下：所以最小正数的二进制表示为：0 0000 0000 1000 0000 0000 0000 0000 000 对应十进制真值为：+2-1×2-128=+2-129（C）浮点数为最大负数的条件如下：所以最大负数的二进制表示为：0 0000 0000 0111 1111 1111 1111 1111 111 对应十进制真值为：-（2-1+2-23）×2-128（D）浮点数为最小负数的条件如下：所以最小负数的二进制表示为：0 0000 0000 0000 0000 0000 0000 0000 000 对应十进制真值为：-1×2127所以，规格化数所表示数的范围如下：正数 +2-129~+（1-2-23）×2127负数 -2127 ~-（2-1+2-23）×2-1284、将下列十进制数表示成IEEE754标准的32位浮点规格化数。
白中英《计算机组成原理》(第5版)教材精讲(总线系统 InfiniBand标准)
6.6 InfiniBand标准一、InfiniBand的体系结构虽然PCI总线是一种可靠的互联方式，提供了高达1GB／s的传输率，但它是一种受限的体系结构。
PCI总线安装在计算机母板上，距离的测量以厘米为单位。
与PCI不同，2001年国外著名公司联合推出的InfiniBand标准，是瞄准高端服务器市场的最新I／O规范。
它将I／O模块从服务器机架上移走，若使用铜线，允许I／O设备安置在离服务器17m远的地方；若使用多模光纤，I／O设备距离可达300m；若使用单模光纤，距离可达10km。
InfiniBand标准为处理器和智能I／O设备问的数据流，描述了一种新的体系结构和规范。
用InfiniBand来替代当前服务器中的PCI总线，可使服务器设计中提供更大的容量、更好的扩充性和更高的灵活性。
InfiniBand允许服务器、远程存储器、其他网络设备接入到一个由开关和链路组成的中央开关网带。
这种基于开关的体系结构可连接多达64000个服务器、存储系统和网络设备。
图6-9 InfiniBand的体系结构上图为InfiniBand的体系结构，主要功能构件如下：主机通道适配器替代PCI的多个槽。
典型的服务器只需1个到通道适配器的单个接口，用它将服务器连接到InfiniBand开关。
通道适配器另一侧接到服务器的存储器控制器，以连接系统总线，控制CPU和存储器之间的信息量，以及通道适配器和存储器之间的信息量。
通道适配器使用DMA方式来读写存储器。
目标通道适配器通过它将远程存储系统、路由器、其他外围设备连接到InfiniBand开关。
InfiniBand开关此开关对各类设备提供点对点的物理连接，并将来自一个链路的信息量切换到另一个链路上。
服务器和各个设备通过各自的适配器，经由开关相互通信。
开关智能地管理链接，无须中断服务器的操作。
链路链路为传输线，它介于开关和通道适配器之间，或介于两个开关之间。
子网一个子网由一个开关或多个开关，以及连接其他设备到这些开关的链路组成。
(NEW)白中英《计算机组成原理》(第5版)配套题库【考研真题精选+章节题库】
目 录第一部分 考研真题精选一、选择题二、综合应用题第二部分 章节题库第1章 计算机系统概论第2章 运算方法和运算器第3章 多层次的存储器第4章 指令系统第5章 中央处理器第6章 总线系统第7章 外存与I/O设备第8章 输入输出系统第9章 并行组织与结构第一部分 考研真题精选一、选择题1下列关于冯·诺依曼结构计算机基本思想的叙述中，错误的是（ ）。
[2019年408统考]A．程序的功能都通过中央处理器执行指令实现B．指令和数据都用二进制表示，形式上无差别C．指令按地址访问，数据都在指令中直接给出D．程序执行前，指令和数据需预先存放在存储器中【答案】C根据冯·诺依曼体系结构的基本思想可知，所有的数据和指令序【解析】列都是以二进制形式存放在存储器中，计算机根据周期来区分指令和数据，因此数据是从存储器读取而非在指令中给出，因此C项是错误的。
2下列有关处理器时钟脉冲信号的叙述中，错误的是（ ）。
[2019年408统考]A．时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成B．时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频C．时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定D．处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令【答案】D【解析】计算机完成一条指令的时间称为指令周期，而一条指令通常是由几个时钟周期组成的，因此计算机不可能每来一个时钟脉冲就执行一个新指令，所以D项是错误的。
3某指令功能为R[r2]←R[r1]+M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。
对于下列给定部件，该指令在取数及执行过程中需要用到的是（ ）。
[2019年408统考]Ⅰ．通用寄存器组（GPRs）Ⅱ．算术逻辑单元（ALU）Ⅲ．存储器（Memory）Ⅳ．指令译码器（ID）A．仅Ⅰ、ⅡB．仅Ⅰ、Ⅱ、ⅢC．仅Ⅱ、Ⅲ、ⅣD．仅Ⅰ、Ⅲ、Ⅳ【答案】B一条指令的执行过程为取指令、分析指令、执行指令。
白中英 第五版 计算机组成原理第6章
高速总线通过扩 充总线接口与扩 充总线相连，扩 充总线上可以连 接串行方式工作 的I/O设备
图6.2 多总线结构
计算机组成原理
12
6.1.3 总线的内部结构
早期的单总线可看作CPU引脚的延伸。
输入设备
输出设备 接口 地址
存储器
驱动
接口
数据
CPU 控制
play
计算机组成原理
13
“CPU引脚延伸”的缺陷
I/O接口0 BG
I/O接口1
…
I/O接口n
…
35
计算机组成原理
链式查询方式特点
优点：BG线只有一根、容易扩充设备。 缺点： •靠近仲裁器的设备优先级最高，优先级低的 接口可能长期无法使用总线。 •故障敏感：如果第i个设备有问题，其后边 的设备都不能使用；
计算机组成原理
36
集中仲裁：计数器定时查询方式
功能特性中，如果描述了n根地址线，则可直接访存 的地址范围为0～(2n﹣1)。
计算机组成原理
4
1. 总线的特性(续)
电气特性
• 规定每根线上信号的传递方向和有效电平范围。 • 从CPU发出的信号，称输出信号(OUT)； • 送入CPU的信号，称输入信号(IN)。 • 数据线可传送双向信号，地址、控制线只单向传送
信号。
计算机组成原理
5Leabharlann 时间特性• 规定每根线上的信号什么时间有效。
访存时地址、控制、数据信号的时序关系
计算机组成原理
6
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡„„？
原因是，系统总线是按标准制作的。
白中英《计算机组成原理》(第5版)教材精讲(中央处理器 流水CPU)
5.6 流水CPUEnslow统计过：1965~1975间，反映器件性能级延迟大约为原来的1/10，而反映计算机系统性能之一的平均指令时间为1%。
结论：同一时期计算机系统性能比器件性能提高的速度快得多促使计算机性能提高的因素除了器件性能得提高外还有哪些呢？一、并行处理技术并行性（Parrelism）概念问题中具有可以同时进行运算或操作的特性。
例：在相同时延的条件下，用n位运算器进行n位并行运算速度几乎是一位运算器进行n位串行运算的n倍（狭义）（广义）含义只要在同一时刻（同时性）或在同一时间间隔内（并发性）完成两种或两种以上性质相同或不同的工作，他们在时间上相互重叠，都体现了并行性三种形式①时间并行（重叠）：让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水处理部件②空间并行（资源重复）：以数量取胜，它能真正的体现同时性，LSI和VLSI为其提供了技术保证。
③时间+空间并行：Pentium中采用了超标量流水线技术。
二、流水CPU的结构流水计算机的系统组成①存储器体系：主存采用多体交叉存储器；Cache②流水方式CPU：指令部件、指令队列、执行部件③指令流水线④指令队列：FIFO⑤执行部件：可以有多个采用流水线方式构成的算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。
流水线CPU时空图IF（Instruction Fetch取指），ID（Instruction Decode指令译码），EX（Execution 执行），WB（Write Back写回）具有两条以上的指令流水线上图中流水线满载时，每一个时钟周期可以执行2条指令采用时间和空间并行技术。
流水线（Pipelining）的分类按级别分为：①指令流水线，②算术流水线，③处理机流水线（宏流水线）三、流水线中的主要问题1．瓶颈问题（流水线中有速度慢的段）再分成几个段，用资源重复的方法也可以解决。