半导体存储器

第七章半导体存储器7.1 概述半导体存储器是一种能存储大量二值信息(或称为二值的数据)的半导体器件。

在电子计算机以及其他一些数字系统的工作过程中，都需要对大量的数据进行存储。

因此，存储器也就成了这些数字系统不可少的组成部分。

由于计算机处理的数据量越来越大，运算速度越来越快，这就要求存储器具有更大的容量和更快的存取速度。

通常都把存储量和存取速度作为评价存储器性能的重要指标。

目前动态存储器的容量已达到109位每片，一些高速随机存储器的存取时间为10ns左右。

因为半导体存储器的存储单元数目极其庞大而器件的引脚数目有限，所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。

为了解决这个问题，在存储器中给每个存储单元编了一个地址，只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通，进行数据的读出或写入。

半导体存储器的种类很多，从功能上可以分为只读存储器和随机存储器两大类。

只读存储器在正常工作状态上只能从中读取数据，不能快速地随时修改或重新写入数据。

ROM的优点是电路结构简单，而且在断电以后数据不会丢失，它的缺点是只适用于存储那些固定数据的场合。

只读存储器中又有掩模ROM、可编程ROM和可擦除的可编程ROM几种不同类型。

掩模ROM 中的数据在制作时已经确定，无法更改。

PROM中的数据可以由用户根据自己的需要写入，但一经写入以后就不能再修改了。

EPROM里的数据则不但可以由用户根据自己的需要写入，而且还能擦除重写，所以具有更大的使用灵活性。

随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时向存储器里写入数据或从中读出数据。

根据所采用的存储单元工作原理的不同，又将随机存储器分为静态存储器和动态存储器。

由于动态存储器存储单元的结构非常简单，所以它能达到的集成度远高于静态存储器。

但是动态存储器的存取速度不如静态存储器快。

7.2 只读存储器(ROM)7.2.1掩模只读存储器ROM根据用户要求专门设计的掩模板把数据：“固化”在ROM中电路结构ROM的电路结构框图地址译码器：将输出的地址代码翻译成相应的控制信号，把指定单元选出，其数据送输出缓冲器输出缓冲器❖提高存储器带负载的能力❖实现输出状态三态控制，与系统总线连接地址译码器存储矩阵输出缓冲器WW1W2－1nAA1An－1三态控制信息单元(字)存储单元……………存储矩阵是存放信息的主体，它由许多存储单元排列组成。

每个存储单元存放一位二值代码(0 或1)，若干个存储单元组成一个“字”(也称一个信息单元)。

地址译码器有n条地址输入线A0~An-1，2n条译码输出线W0~W2n-1，每一条译码输出线Wi称为“字线”，它与存储矩阵中的一个“字”相对应。

因此，每当给定一组输入地址时，译码器只有一条输出字线Wi被选中，该字线可以在存储矩阵中找到一个相应的“字”，并将字中的m位信息Dm-1~D0送至输出缓冲器。

读出Dm-1~D0的每条数据输出线Di也称为“位线”，每个字中信息的位数称为“字长”。

ROM的存储单元可以用二极管构成，也可以用双极型三极管或MOS管构成。

存储器的容量用存储单元的数目来表示，写成“字数乘位数”的形式。

对于图9-1 的存储矩阵有2n个字，每个字的字长为m，因此整个存储器的存储容量为2n×m位。

存储容量也习惯用K(1 K=1024)为单位来表示，例如1 K×4、2 K×８和64 K×1的存储器，其容量分别是1024×4 位、2048×8 位和65 536×1 位。

输出缓冲器是ROM的数据读出电路，通常用三态门构成，它不仅可以实现对输出数据的三态控制，以便与系统总线联接，还可以提高存储器的带负载能力。

例1 2位地址输入，4位地址输出，二极管存储器A1A0：两位地址代码，能指定四个不同地址地址译码器：将四个地址译成W0 W3四个高电平输出信号存储矩阵：二极管编码器输出缓冲器：提高带负载能力数据表9-1为：例2 MOS管ROM数据表为PROM没使用前，全部数据为1要存入0：找到要输入0的单元地址，输入地址代码，使相应字线输出高电平在相应位线上加高电压脉冲，使DZ导通，大电流使熔断丝熔断EPROM7.3随机存储器RAM随机存取存储器也称随机存储器或随机读/写存储器，简称RAM。

RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。

根据存储单元的工作原理不同，RAM分为静态RAM 和动态RAM。

1．静态随机存储器SRAM 电路结构SRAM 主要由存储矩阵、地址译码器和读/写控制电路三部分组成，存储矩阵由许多存储单元排列组成，每个存储单元能存放一位二值信息(0或1)，在译码器和读/写电路的控制下，进行读/写操作。

地址译码器一般都分成行地址译码器和列地址译码器两部分， 行地址译码器将输入地址代码的若干位A 0~Ai 译成某一条字线有效，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余若干位(Ai +1~An -1)译成某一根输出线有效，从字线选中的一行存储单元中再选一位(或n 位)，使这些被选中的单元与读/写电路和I/O(输入/输出端)接通，以便对这些单元进行读/写操作。

读/写控制电路用于对电路的工作状态进行控制。

CS 称为片选信号，当CS=0时，RAM 工作，CS=1时，所有I/O 端均为高阻状态，不能对RAM 进行读/写操作。

称为读/写控制信号。

R/W=1 时，执行读操作，将存储单元中的信息送到I/O 端上；当R/W=0时，执行写操作，加到I/O 端上的数据被写入存储单元中。

SRAM 的静态存储单元静态RAM 的存储单元如图 所示，图 (a )是由六个NMOS 管(V1~V6)组成的存储单元。

V1、V2构成的反相器与V3、V4构成的反相器交叉耦合组成一个RS 触发器，可存储一位二进制信息。

Q 和Q 是RS 触发器的互补输出。

V5、V6是行选通管，受行选线X(相当于字线)控制，行选线X 为高电平时Q 和Q 的存储信息分别送至位线D 和位线D 。

V7、V8是列选通管，受列选线Y 控制，列选线Y 为高电平时，位线D 和D 上的信息被分别送至输入输出线I/O 和I/O ，从而使位线上的信息同SRAM 存储单元(a ) 六管NMOS 存储单元； (b )六管CMOS 存储单元U D DV 4V 2Q Q V 1V 3V 5V 6V 7V 8列选线Y 行选线X 存储单元位线D 位线D (a )(b )U D D V 4V 2V 6V 5V 1V 3V 7V 8I/O I/O 位线D位线D X读出操作时，行选线X 和列选线Y 同时为“1”，则存储信息Q 和Q 被读到I/O 线和I/O 线上。

写入信息时，X 、Y 线也必须都为“1”，同时要将写入的信息加在I/O 线上，经反相后I/O 线上有其相反的信息，信息经V7、V8 和V5、V6加到触发器的Q 端和Q 端，也就是加在了V3和V1的栅极，从而使触发器触发，即信息被写入。

由于CMOS 电路具有微功耗的特点，目前大容量的静态RAM 中几乎都采用CMOS 存储单元，其电路如图9-13(b )所示。

CMOS 存储单元结构形式和工作原理与图 9-13(a )相似，不同的是图(b )中，两个负载管V2、V4改用了P 沟道增强型MOS 管， 图中用栅极上的小圆圈表示V2、V4为P 沟道MOS 管，栅极上没有小圆圈的为N 沟道MOS 管。

2. 动态随机存储器(DRAM)动态RAM 的存储矩阵由动态MOS 存储单元组成。

动态MOS 存储单元利用MOS 管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。

为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。

通常把这种操作称为“刷新”或“再生”，因此DRAM 内部要有刷新控制电路，其操作也比静态RAM 复杂。

尽管如此，由于DRAM 存储单元的结构能做得非常简单，所用元件少，功耗低，所以目前已成为大容量RAM 的主流产品。

动态MOS 存储单元有四管电路、三管电路和单管电路等。

四管和三管电路比单管电路复杂，但外围电路简单，一般容量在 4 K 以下的RAM 多采用四管或三管电路。

图 9-14(a )为四管动态MOS 存储单元电路。

图中，V1和V2为两个N 沟道增强型MOS 管，它们的栅极和漏极交叉相连，信息以电荷的形式储存在电容C 1和C 2上，V5、V6 是同一列中各单元公用的预充管，φ是脉冲宽度为 1μs 而周期一般不大于2ms 的预充电脉冲，C O1、C O2是位线上的分布电容，其容量比C 1、C 2大得多。

动态MOS 存储单元(a ) 四管动态MOS 存储单元； (b ) 单管动态MOS 存储单元若C 1被充电到高电位，C 2上没有电荷，则V1导通，V2截止，此时Q=0，Q =1这一状态称为存储单元的0状态；反之，若C 2充电到高电位，C 1上没有电荷，则V2导通，V1截止， Q =1, Q =0， 此时称为存储单元的 1 状态。

当字选线X 为低电位时，门控管V3、V4均截止。

在C 1和C 2上电荷泄漏掉之前，存储单元的状态维持不变，因此存储的信息被记忆。

实际上，由于V3、V4存在着泄漏电流，电容C 1、C 2 上存储的电荷将慢慢释放，因此每隔一定时间要对电容进行一次充电，即进行刷新。

两次刷新之间的时间间隔一般不大于 20ms 。

在读出信息之前，首先加预充电脉冲φ，预充管V5、V6导通，电源U DD 向位线上的分布电容C O1、C O2充电，使D 和D 两条位线都充到U DD 。

预充脉冲消失后，V5、V6截止，C O1、C O2上的信息保持。

要读出信息时，该单元被选中(X 、Y 均为高电平)，V3、V4导通，若原来存储单元处于 0 状态(Q =0，Q =1)，即C 1上有电荷，V1导通，C 2上无电荷，V2截止，这样C O1经V3、V1放电到 0，使位线D 为低电平，而C O2因V2截止无放电回路，所以经V4对C 1充电，补充了C 1漏掉的电荷，(a )V 4V 3V 1V 2V 7V 8Y 位线位线D C 1C 2C O1C O2Q Q 预充脉冲V 5V 6X存储单元字选线位线D(数据线)C O 输出电容V C S(b )U C1U C2U CC结果读出数据仍为D=1, D=0；反之，若原存储信息为1(Q=1, Q=0)，C2上有电荷，则预充电后C O2经V4、V2放电到0，而C O1经V3对C2补充充电，读出数据为D=0，D=1，可见位线D、D上读出的电位分别和C2、C1上的电位相同。

同时每进行一次读操作，实际上也进行了一次补充充电即刷新。