正弦信号发生器设计报告资料

电子设计报告

正弦信号发生器设计

小组成员

院系名称

专业名称

班级

二○一四年 7 月 17 日

正弦信号发生器设计

内容提要：

本次设计是基于FPGA与DSP设计与制作的一个正弦信号发生器，结合了EDA 技术与直接数字频率合成（DDS）技术。EDA技术是现代电子设计技术的核心，DDS技术是最为先进的频率合成技术，具有频率分辨率高、频率切换速度快、相位连续、输出相位噪声低等许多优点。我们利用EDA技术，简历正弦信号DDS产生的模型，编写源程序，产生输出频率1Hz-10MHz的正弦波。在设计中，我们使用FPGA开发板构造直接数字频率合成器（DDS）产生正弦信号，再通过DSP来控制产生的正弦信号的频率。经过DDS输出的正弦信号通过低通滤波器与宽带放大器之后就可以输出频率与幅度均达到要求的正弦信号。

通过查阅资料，提出了符合FPGA的正弦信号发生器设计方案并且通过QUARTUS II软件进行设计实现，DDS由相位累加器和正弦ROM查找表两个功能块组成,其中ROM查找表由宏功能模块LPM_ROM来实现。在了解了EDA技术的相关知识与DDS技术的工作原理、电路结构，及设计的思路和实现方法的基础上。经过仿真测试，设计可以达到技术要求。

关键词：FPGA 直接数字频率合成（DDS）正弦信号 DSP

目录

1. 方案设计与论证 (1)

1.1 正弦信号输出方案设计与论证 (1)

1.2 宽带放大器方案设计与论证 (1)

2. 硬件电路设计 (2)

2.1宽带放大器设计 (2)

2.2 DA转换电路设计 (4)

2.3低通通滤波器设计 (4)

3. 软件设计 (4)

3.1有关直接数字频率合成器（DDS） (4)

3.2 软件总体框图 (5)

4. 参考文献 (6)

正弦信号发生器设计报告

1.方案设计与论证

1.1 正弦信号输出方案设计与论证

方案一：采用分立元件模拟直接合成来产生正弦波，这种方法的优点是转换速度快，频率分辨率高，缺点是转换的量程要靠手动来实现，体积大难以集成，而且可靠性和准确度都比较低，很难得到提高。

方案二：采用专用信号发生器模块即MAX038芯片来产生正弦波信号。MAX038是美信公司的低失真单片信号发生器集成电路，内部电路完善。该芯片的优点是设计简单，可以生成同一频率信号的各种波形信号，缺点是频率精确度和稳定度无法达到要求,所以采用MAX038芯片难以实现设计要求。

方案三:采用锁相频率合成方法。利用锁相环设计输出的正弦信号的频率可达到很高的频率、输出信号频谱纯度较高，并且系统输出的正弦信号的频率稳定度高。但由于采取闭环控制，系统的输出频率改变后，重新达到稳定的时间也比较长。所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难。

方案四：采用直接数字频率合成器（DDS）。以EDA技术为基础，用FPGA实现DDS模型的设计。用FPGA构造累加器和寄存器ROM，再用累加器按频率要求对相应的相位增量进行累加，再以累加相位值作为地址码，取存放于ROM中的波形数据，经D/A转换，滤波即得到所需波形。方法简单，易于控制，便于集成。用该方法设计产生的信号频率范围广，频率稳定度高，精度高，频率转换速度快。其系统框图如下图1：

图 1 DDS系统框图

方案论证：分析以上四种方案，从题目要求来看，前面三种方案都很难达到设计的要求，DDS产生的正弦信号有较高的频率稳定度和精确度，拥有诸多的优点，并且较容易的实现。所以我们选择DDS方案进行频率合成。故我们采用第四种方案。

1.2 宽带放大器方案设计与论证

由于从FPGA构建的DDS输出的正弦波波的Vpp达不到1V，题目的基本要求部分要求Vpp≥1V,且题目发挥部分要求Vpp≥6V；，由于产生的信号频率比较高，要求从1Hz—10MHz，带宽很大，并且要求在此段范围内都要求输出电压的峰峰值Vopp≥6V，故有以下几个方案设计宽带放大器：

方案一：采用高速运算放大器进行放大，由于输出的信号经过后面的低通滤波器之后的幅频特性受到了一定的影响，产生的正弦信号会随着频率的上升而下降。所以利用高速的运算放大器可以对信号进行放大，并且设计自动增益电路对增益进行控制。

方案二：由固定增益的运算放大器进行放大之后再采用数字的电位器进行程控的分压，这种方案的频率响应无法达到要求，在低频端可以达到要求，但是到了高频段就完全不能工作了。

方案三：使用宽带放大器OPA820，OPA820提供了一个宽带、单位增益稳定的电压反馈放大器，放大带宽达到了800MHz,并且具有比较低的输入噪声电压，具有比较优异的性能，是一款比较好的宽带放大器。用OPA820构造的宽带放大器完全可以达到本次宽带放大器的设计要求。

通过对比以上三个方案，我们选择方案三，利用OPA820构造的宽带放大器可以很好的完成本次DDS输出正弦信号的放大。

综合以上考虑，系统的总体框图如下图2所示：

图2系统总体框图

2.硬件电路设计

2.1宽带放大器设计

由FPGA构建的DDS产生的正弦信号发生器必须要经过宽带放大器才能达到幅度的要求，宽带放大器第一级放大数为5倍，其电路图如下图3所示：

图3第一级放大电路

第二级放大电路如下图4所示，其设计放大倍数为20倍

图4第二级放大电路

第三级放大电路如下图5所示：

图5第三级放大电路

2.2 DA 转换电路设计 本次DA 转换采用的是高速DA 转换芯片DAC900进行DA 转换，其电路图如下图6所示：

图 6DA 转换电路图 2.3低通通滤波器设计 在本次设计中，低通滤波器由三个个一阶无源低通滤波器级联构成，由与低通滤波器滤波频率计算公式RC f π21=,可以得出低通滤波器电路图如下图7所示：

图 7低通滤波器电路图 3. 软件设计 3.1有关直接数字频率合成器（DDS ） DDS 具有输出频率范围广、频率分辨率高、频率稳定度高、频率转换时间快等优点，其基本结构如图1所示，从图中可以看出DDS 主要由四个基本部分组成，分别是相位累加器、波形ROM 、DA 转换器、低通滤波器，相位累加器是DDS 的核心部分，它由N 位加法器与N 位累加器级联构成。每来一个时钟脉冲c f ，加法器将频率控制字k 与累加寄存器输出的累加相位数据相加，把相加后