中小规模逻辑电路单粒子效应实验研究
单粒子仿真方法研究
单粒子仿真方法研究
李若飞;胡长清
【摘 要】在宇航级器件的设计过程中,主要考虑单粒子效应和总剂量效应.随着工艺尺寸的不断缩小,总剂量效应变得越来越不明显,而单粒子效应变得越来越显著.对于CMOS电路,单粒子效应主要包括单粒子锁定和单粒子翻转,防止单粒子锁定的方法非常成熟,单粒子翻转效应的研究是现今抗辐照研究的主流.评估单粒子效应的方法主要是实验方式,实验评估单粒子效应虽然准确,但是机时少,费用高,实验周期长,给项目研制过程造成很大障碍,因此非常有必要开展单粒子仿真技术研究.提出一种以Hspice电路网表为基础的单粒子效应评估方法,此方法采用脉冲电流模拟单粒子产生的效果,通过此方法可以有效模拟单粒子现象,并找到电路的设计敏感点,有效指导设计.%In the design process of aerospace-grade devices, the main
consideration is SEE and TID.As the process dimension is decreased
continuously, total dose effect is getting more unobvious, but single event
effect becomes more serious. For CMOS circuit, single event effect (SEE)
includes Single Event Latchup(SEL) and Single Event Upset(SEU). The
method of avoiding SEL is mature, so SEU is the key point in anti-radiation
study. Now, the experiments are mainly used for SEU evaluation, which are
SRAM 型FPGA 单粒子效应测试方法及试验验证
SRAM型FPGA单粒子效应测试方法及试验验证
余永涛，陈煜海，余俊杰，龙伊雯，罗 军，王小强，罗宏伟（工业和信息化部电子第五研究所，广州 510610）摘要：针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求，研究内部不同资源电路结构的单粒子效应敏感性及测试方法，利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验，对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明，所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源，所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能，但对单粒子翻转和单粒子功能中断非常敏感，静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。关键词：现场可编程门阵列；单粒子效应；单粒子翻转；单粒子功能中断；单粒子锁定；重离子辐照试验 中图分类号：O483; V416.5文献标志码：A文章编号：1673-1379(2021)05-0534-07DOI: 10.12126/see.2021.05.007Testing methods and experimental verification forsingle event effects of SRAM-based FPGAYU Yongtao, CHEN Yuhai, YU Junjie, LONG Yiwen, LUO Jun, WANG Xiaoqiang, LUO Hongwei(The Fifth Electronics Research Institute of Ministry of Industry and Information Technology, Guangzhou 510610, China)Abstract: The single event effects of space-used SRAM-based FPGA are especially studied by using theheavy ion accelerator for a comprehensive SEE susceptibility assessment. The SEE sensitivity and the testingmethods of different circuit resources are analyzed, as well as the characterizations of SEU, SEFI and SEL ofvarious sensitive modules (CRAM, BRAM and Flip-flops). The results demonstrate the application ranges andthe effectiveness of the testing methods in the SRAM FPGA SEE sensitivity assessment. The radiation-hardenedFPGA exhibits the expected SEL resistance and the sensitivity to the SEU and the SEFI, and for the SEU, theFPGA performs worse in the static testing. The related testing methods and results may provide some guidancefor the SEE test and the radiation design of similar devices.Keywords: FPGA; single event effects; single event upset; single event function interrupt; single eventlatchup; heavy ion irradiation test收稿日期：2021-01-29；修回日期：2021-09-10基金项目：广东省重点领域研发计划项目（编号：2020B0404030005） 引用格式：余永涛, 陈煜海, 余俊杰, 等. SRAM型FPGA单粒子效应测试方法及试验验证[J]. 航天器环境工程, 2021, 38(5):534-540YU Y T, CHEN Y H, YU J J, et al. Testing methods and experimental verification for single event effects of SRAM-based FPGA[J].Spacecraft Environment Engineering, 2021, 38(5): 534-540Vol. 38, No. 5航 天 器 环 境 工 程第 38 卷第 5 期534SPACECRAFT ENVIRONMENT ENGINEERING2021 年 10 月E-mail: ***************Tel: (010)68116407, 68116408, 68116544
逻辑电路单粒子效应加固关键技术研究
- 1 - 逻辑电路单粒子效应加固关键技术研究
近年来，随着技术的发展，电子设备的功能日益强大，为了更有效的发挥设备的性能，特别是在安全领域，针对电路的攻击变得异常重要，对于这种情况，对密码学加固以及加固电路逻辑电路等都变得极其重要。在传统的加固方法中，通常只针对硬件逻辑，但是单粒子效应却能够有效地破坏半导体中的逻辑门，因此，本研究以逻辑电路单粒子效应加固关键技术为研究主题，旨在提出一些有效的加强技术，以期对电路提供更好的防护。
首先，本研究的背景是由于近年来电子设备的技术越来越发达，而单粒子效应在电路中的攻击可能性越来越大，因此，逻辑电路的安全防护问题变的尤为重要，特别是对电路结构的分析和加固方法提出了更高的要求。这就引发了寻求有效的加固技术，以保护电路和系统免受单粒子效应攻击的挑战。
其次，本研究将深入讨论单粒子效应攻击的原理、特征及其对电路的影响。接下来将介绍逻辑电路单粒子效应加固的基本原理，并分析其主要技术，包括噪声等效技术、网络重构、动态加密和单粒子效应静态加密等技术，以及加固电路逻辑电路中有针对性技术，包括VERO前瞻式技术、硬件加固技术等。
紧接着，本研究将介绍在实际工程中，逻辑电路单粒子效应加固实现的具体步骤、方法及其工具，以及实现单粒子效应静态加密技术的关键算法，包括对密钥的管理等。
此外，本研究还将给出一些可用来评估逻辑电路单粒子效应加固 - 2 - 效果的方法，如系统可靠性、安全性评估等。
最后，本研究将概述结论，并分析逻辑电路单粒子效应加固技术的发展趋势。
从上文可以看出，本研究以单粒子效应加固关键技术的研究为核心，从实验背景、原理技术以及实验过程到评估方法和发展趋势，进行了全面的论述和分析，从而更好地阐述了逻辑电路单粒子效应加固关键技术的重要性，为对电路提供更好的防护提供了帮助。
逻辑电路单粒子效应加固关键技术研究 2
- 1 - 逻辑电路单粒子效应加固关键技术研究
近年来，随着科技的发展和应用，电子器件中的逻辑电路（IC）成为现代电子产品及其机箱中最重要的部件。IC具有高度集成和可靠性，但它也受到许多外部危险的影响，如电磁干扰、热效应、电源瞬变、过载、接地漂移和其他机械损坏。逻辑电路由于微小尺寸、高密度、内部可改变性以及用于绝缘的特殊材料，存在单粒子效应（SEU）的风险。单粒子功能失效是安全重要的一个问题，它会导致电路的延迟、功耗和可靠性的增加，甚至会破坏整个系统的正常运行。因此，加强对逻辑电路单粒子效应的加固是非常重要的。
预防单粒子效应的加固技术主要有两种。首先，采用抗辐射技术，即在电路中植入低放射性材料，如金属层、氧化物层和硅氮化物层等，以防止辐射穿透，有效降低单粒子效应的发生。其次，采用硬件加固技术，即采用额外的硬件电路对电路进行加固，以提高故障恢复能力。例如，多校核和环形缓冲器可显著改善单粒子效应的抗攻击能力。
此外，加强软件保护技术也是加固逻辑电路单粒子效应的重要手段。主要有两种技术：一种是编程抗单粒子效应，如编程加密和改变程序控制流；另一种是非侵入式编程抗单粒子效应，如遗传算法和逻辑和结构重构等。
除了上述技术之外，加固逻辑电路单粒子效应还可以通过系统级设计和测试实现。系统级设计主要包括模块分解、可靠性优化和模块复用，以及基于仿真的可靠性分析，确保系统的可靠性。此外，系统级测试M测试也可以在单个芯片上进行，有效测试出系统对单粒子效 - 2 - 应的抗攻击性能。
综上所述，逻辑电路单粒子效应加固关键技术有抗辐射技术、硬件加固技术、软件保护技术和系统级设计和测试等。使用这些技术可以显著提高逻辑电路的可靠性，确保系统的正常运行。将来，可能会有更多的技术出现，以更好地加固逻辑电路的单粒子效应，进一步保障电子产品的可靠性。
总之，加固逻辑电路单粒子效应具有重要的现实意义，采取有效措施，有利于保护电子产品的安全和可靠性，也是提高电子设备的性能和可靠性的重要方面。
逻辑电路单粒子效应加固关键技术研究 3
- 1 - 逻辑电路单粒子效应加固关键技术研究
本文主要旨在通过研究单粒子效应，加固关键技术在逻辑电路中的应用效果。结合计算机与电子技术的发展，当今逻辑电路已经显得越来越重要。特别是在机器学习和智能技术面前，越来越多的逻辑电路被用来实现复杂函数和精密控制。
但是，由于它们的缺陷和易受环境影响，逻辑电路在实际应用中容易产生失效、失灵，甚至出现致命性错误。为了克服这种诸多不足，加固逻辑电路的效应已成为重要的任务。
首先，我们需要理解单粒子效应的基本原理。单粒子效应是指当电路中的一个元件出现失效时，电路的行为可能与预期的不同，甚至会影响其他元件的性能。
举个例子，当电路中的一个开关断开时，其它的开关可能会受到影响，从而改变电路中其他元件的行为。此外，单粒子效应还可以指电路中被测量的小微分量。恰当地控制这些微小量可以有效加强电路的性能，从而增强其可靠性。
与此同时，还可以通过结构优化来改善电路的可靠性。例如，在逻辑电路中使用串联连接的结构，可以减少短路故障的发生，进而降低电路的故障率。
此外，在逻辑电路设计中也可以运用一些先进的技术，如晶体管优化技术、模糊自适应技术和芯片构建技术等，以进一步提高电路的可靠性。
最后，本文还提出了一些有效的加固技术和实践，以改善逻辑电 - 2 - 路的可靠性。本文结论是：充分利用单粒子效应和结构优化技术，可以显著提高逻辑电路的可靠性，为实现更复杂的函数和精密控制提供可靠的保证。
综上所述，本文对单粒子效应和结构优化技术在逻辑电路中的应用进行了系统的研究，从而加强了逻辑电路的可靠性，为实现更复杂的函数和更精确的电路控制提供了可靠的保证。
逻辑电路单粒子效应加固关键技术研究 4
- 1 - 逻辑电路单粒子效应加固关键技术研究
现代信息社会的发展，使得大量的数据被传输、存储和访问，而这些数据所涉及的领域也愈加多样化。随着信息技术在各个领域的快速发展，硬件系统的安全性也变得更加重要，因此研究针对安全性的加固技术便显得尤为重要。逻辑电路中的单粒子效应（single-event
effect，SEE）可以被认为是一种最容易发生的安全性漏洞，可能产生严重的影响，因此针对此技术的加固研究成为一个热门研究课题。
单粒子效应是指受外部的辐射(如高能粒子)影响单个电子晶体管，从而引起电路中发生故障的一种物理现象。在空间电子设备中，例如电路板、地面集成电路、卫星电路等，经常受到太空射线、自然辐射等外界环境的有害辐射，从而导致单粒子效应发生，而这一效应可能会对电路组件出现可预测的故障，从而影响电路的正常工作。
为了改善和加强逻辑电路的安全性，研究者们开始针对单粒子效应的技术发展方向进行研究，以增强逻辑电路的可靠性。“逻辑电路单粒子效应加固关键技术”是一项用于提高逻辑电路的安全性的重要技术。该技术的主要内容是采用低成本的高质量硬件，通过改变硬件结构，增强电路的扰动抵抗能力，从而对电路进行加固，以减轻关键电路受辐射攻击所产生的影响。同时，该技术还采用一种新的自适应故障检测技术，以检测和确定由单粒子效应引起的故障，有效改善系统的可靠性。
在系统设计中，采用逻辑电路单粒子效应加固技术可以显著提高电路的可靠性，从而提高系统工作的可靠性和安全性。因此，为了进 - 2 - 一步提高逻辑电路的安全性，开发新型加固技术则成为一项迫切需要解决的问题。
目前，研究者们正在探索和研究一系列有效加固技术，比如抗辐射技术，免疫技术，使用保护电路重新分配等等。当前，在单粒子效应加固技术的研究中，重点集中在硬件结构方面的研究，尤其是在抗辐射设计、容错设计和重构设计等方面，科研人员正在致力于开发出一系列更安全、可靠的新型单粒子效应加固技术。
MOS器件单粒子效应机理及模型研究
MOS器件单粒子效应机理及模型研究
MOS器件单粒子效应机理及模型研究
摘要：随着集成电路尺寸的不断缩小，MOS器件面临着单粒子效应的严重挑战。本文通过对MOS器件单粒子效应的机理及模型进行研究，旨在揭示其产生的原因以及对器件性能的影响，并提出一种适用于MOS器件单粒子效应的模型。
1. 引言
集成电路的不断发展使得器件尺寸越来越小。然而，当尺寸缩小到纳米级别时，MOS器件面临严重的单粒子效应问题。单粒子效应是指在器件中由于单个电子或离子的能量沉积而导致的电学性能变化，会对器件的可靠性和性能造成不良影响。因此，对于MOS器件的单粒子效应机理及模型的深入研究具有极大的重要性。
2. 单粒子效应机理
MOS器件单粒子效应的机理复杂并且多样化。主要包括能量沉积、载流子发射、载流子捕获、电荷积累和噪声增益等各种效应。这些效应之间相互交织，共同影响着器件的性能。
2.1 能量沉积
当外部粒子（如光子或离子）进入MOS器件时，会引起能量的沉积。这些能量沉积会导致电荷积累和电子温升，从而改变器件的电学性能。
2.2 载流子发射和捕获
部分能量沉积在获得足够的能量后，将引发载流子的发射或捕获。这些发射或捕获过程会改变MOS器件中的电荷分布和势垒形状，从而影响其性能。
2.3 电荷积累 能量沉积导致的电荷积累是造成器件性能变化的重要因素之一。电荷积累会改变MOS器件中的电场分布和电荷密度，从而影响阈值电压和亚阈值斜率等参数。
2.4 噪声增益
能量沉积会产生局部电离区域，从而导致噪声增益的产生。噪声增益会引发更多载流子的发射和捕获，进一步影响器件的性能。
3. 单粒子效应模型
为了更准确地描述MOS器件单粒子效应，需要建立适用于其特性的模型。目前常用的单粒子效应模型主要包括电荷积累模型和电场提高模型。
3.1 电荷积累模型
电荷积累模型基于电荷输运理论，通过考虑能量沉积和电子传输过程，对MOS器件中电荷积累的变化进行建模。该模型能够较好地描述电荷积累对器件的影响。
单粒子效应分析与电路级模拟研究
单粒子效应分析与电路级模拟研究
随着集成电路制造工艺的进步、器件特征尺寸的缩小、系统工作电压的降低和工作频率的提高,宇宙环境中存在的辐射效应对宇航器芯片的影响日益凸显,严重影响各国航天航空领域的发展。高能粒子轰击集成电路敏感区域将会产生单粒子瞬态脉冲,进而可能引起存储数据错误,影响后续计算,甚至导致整个系统崩溃。
体硅工艺下,传统的单粒子效应研究主要围绕在器件敏感区域漏极,近年来国际上一些研究表明,器件的瞬态电流脉冲和电荷收集与粒子入射位置有关。本文在研究单粒子效应产生机理和已有SET电流源注入脉冲模型的基础上,重点研究粒子入射位置在阱区时单粒子效应对传统硅工艺器件产生的影响。
本文的主要工作如下:1、基于90nm双阱工艺,分别对NMOS和PMOS进行器件三维建模,并与SMIC 90nm库进行工艺校准,校准结果表明本文建立的器件三维模型与实际结果贴合性很高,为后续章节器件级单粒子效应研究的展开提供了准确的模型支持。2、进行器件级单粒子效应研究,研究发现NMOS、PMOS和CMOS反相器的SET电流形状、电压特性均受粒子入射位置和LET值影响。
入射位置与漏极边界的距离增大将减小器件收集电荷,电流峰值;LET值增大将增大器件收集电荷,电流复合时间。为后续章节展开的一维SET脉冲电流注入模型建立提供实验数据和现象支持。
3、将粒子入射位置引入SET电流源模型研究中,分析建立PN结基于入射距离的一维独立SET电流脉冲注入模型。进一步研究了粒子入射位置在阱区时,寄生双极放大效应对NMOS、PMOS的影响,进而对单个晶体管一维SET电流源进行建模。 最后进行电流源模型SPICE验证,结果表明本文基于入射距离建立的一维独立SET电流源模型可以较好的反映入射距离改变时单粒子效应对器件电流脉冲的影响。4、仿真介绍了独立电流源和耦合电流源的区别,基于粒子入射距离对一维耦合SET电流脉冲注入模型进行建模。
SPICE仿真验证了本文建立的一维耦合SET电流源能够较好反映粒子入射距离改变时反相器SET电流脉冲特性,同时可以较好的反映耦合电流源存在的“台阶效应”,可应用于电压脉冲宽度的预测,最大误差为11.73%,平均误差为10.76%。
逻辑电路单粒子效应加固关键技术研究 5
- 1 - 逻辑电路单粒子效应加固关键技术研究
近年来，随着信息的爆炸式发展，普适计算和新兴技术的快速发展，现代计算机系统的访问安全变得越来越重要。逻辑电路设计是现在最重要的保证安全技术之一，其目的是衡量单粒子效应如何影响电路设计，并根据它们构建可靠的系统。为了理解单粒子效应及其对电路设计的影响，本研究将探讨关于单粒子效应的基本知识，并着重讨论如何应用这些知识来加固关键技术，以提高系统的访问安全。
单粒子效应是指摄取能量的小质量粒子如电子，自旋等，其受到物理现象的影响而改变其电荷或物理状态。这是一种由散射、导电及其他与物理能量转换有关的现象。单粒子效应在微电子设计中非常重要，因为它们可以改变一个单元的电荷状态，从而改变整个电路的功能。
研究指出，由于单粒子效应的存在，可能会导致电子计算机漏洞和安全漏洞。因此，要最大限度地降低单粒子效应带来的风险，对电路设计的加固就显得尤为重要。加固的目的是提高系统的安全性，确保电路设计的可靠性。
针对单粒子效应，为了加固电路设计，可以采取多种技术措施，包括层次分解、复合网络、半导体元件组合和表面金属保护。层次分解是指将复杂的电路系统分解为小块，并将其中的部分功能分配给子电路，可以在子电路层面上减轻单粒子效应带来的影响。复合网络技术是将每个电路单元以及其之间的连接组合到一起，形成一个复杂的网络结构，以提高电路的可靠性。半导体元件组合技术是指将半导体 - 2 - 元件组合到一起以减少模型的复杂性，并有效地缩小电路的尺寸。最后，表面金属保护可以有效地降低单粒子效应的影响。
另外，为了进一步提高系统的安全性，应该采用一些其他技术，如虚拟技术、认证技术等。虚拟技术可以确保只有合法用户才能访问系统，从而有效地避免安全漏洞的发生。而认证技术可以确保访问系统的每一步都通过了身份验证，这有助于更好地提高系统的安全性。
综上所述，逻辑电路单粒子效应加固关键技术研究是一项重要的技术研究，其目的是探讨单粒子效应如何影响电路设计，以及如何利用这些知识来加固关键技术，以提高系统的安全性和可靠性。加固电路设计可以采取层次分解、复合网络、半导体元件组合和表面金属保护等技术措施，以抵御单粒子效应的影响。此外，还可以采取虚拟技术和认证技术等其他技术措施，以进一步提高系统的安全性和可靠性。
单粒子瞬态效应
单粒子瞬态效应
单粒子瞬态效应是指在微电子器件中，由于单个粒子的能量转移，导致器件输出信号的瞬时变化。这种现象在现代半导体器件中越来越常见，尤其是在芯片集成度越来越高的情况下。
单粒子瞬态效应的出现主要是由于微观尺度下器件结构的敏感性。当它受到高能粒子的撞击时，粒子的能量会被转移到器件中的电子，导致电子的能量增加，或者电子被激发到高能级状态。这些现象会导致器件的输出信号瞬时变化，甚至引起故障。
单粒子瞬态效应的研究主要分为两个方面：一是对单个粒子的特性进行研究，如能量、轨迹、入射角度等；二是对器件的响应进行研究，如输出信号的幅度和时间特性等。
针对单粒子瞬态效应的研究，可以采用不同的方法进行。一种常见的方法是利用加速器产生高能粒子，并将其辐射到器件上，通过对器件输出信号的分析，研究单粒子瞬态效应的特性。另外，还可以利用模拟器件对单粒子瞬态效应进行仿真，以更好地理解该现象的机理和影响。
单粒子瞬态效应对微电子器件的稳定性和可靠性产生了很大的挑战。在现代半导体器件中，采用了很多方法来抑制单粒子瞬态效应的影响，如加强器件结构的防护、增加器件电容等。此外，还可以通过设计电路来减小单粒子瞬态效应对器件的影响。
尽管单粒子瞬态效应在微电子器件中带来了很多挑战，但也为微电子技术的进一步发展提供了很多机会。通过对单粒子瞬态效应的深入研究，可以更好地理解微电子器件的特性和机理，为微电子领域的创新提供更加坚实的基础。