新型微电子技术单粒子效应研究面临的挑战
单粒子效应实验的新进展
的。
束流在靶室中穿过碳膜由0°进入谱仪,照射在焦面上的二维位置灵敏探测器上,探测器可分别得到x2y二维位置谱及水平位置谱和垂直位置谱。
实验中,调整谱仪的主四极场B Q及第二多极的四极场B M2Q,束斑大小及形状很易改变,可得到7mm>Υ>50mm范围内任意大小的且均匀的束斑,注量率的大小可通过选取经碳膜后不同的电荷态来改变,这正是辐射效应实验中不同器件所要求的。
3 结论1)上述高剥离态离子加速、引出方法是可行的。
2)0°束谱仪焦面照射样品方法也是可行的。
由于用束时间及加速器状况的限制,真正的高剥离态离子束流的加速、引出尚未进行。
但从上面的实验结果很容易地推算出0°出射的高剥离态离子L ET值及射程R。
0°高剥离态127I 离子的能量、射程R及49°倾斜入射时的L ET值及均有明显的提高,这将大大扩展了H I213串列加速器在辐射效应研究领域的研究能力。
1118 单粒子效应实验的新进展李志常,李淑媛,姜 华,刘建成,唐 民1,赵洪峰2,曹 洲3(11航天科技集团五院北京511所;21航天科技集团五院北京502所;31航天科技信团五院兰州510所)2000年,核物理研究所Q3D小组分别与航天科技集团五院北京511、502所和兰州510所完成了两个实验。
这些实验不论在器件的新型号方面还是实验的技术方面都有了新的进展。
1 辐射效应研究国际上的最新研究动态表明:专家们除了对广泛用于现代卫星系统中的混合信号微电子器件,重点是模数转换器(ADC)仍然感兴趣外,精简指令集计算机(R ISC)器件、现场可编程门阵列(FPGA)及复合可编程逻辑器件(CPLD)等的试验也引起了广泛的注意,它们既包括辐射效应的研究,也包括辐射效应实验技术的发展。
精简指令集(R ISC)微处理器的某程型号器件是卫星技术发展需要所选取的研究器件,目的是进行飞行试验检测系统原理样机的研制和重离子辐射效应试验研究。
Buffer单元单粒子效应及其若干影响因素研究
Buffer单元单粒子效应及其若干影响因素研究杜明;邹黎;李晓辉;邱恒功;邓玉良【摘要】基于标准0.13μm工艺使用Sentaurus TCAD软件采用3D器件/电路混合模拟方式仿真了buffer单元的单粒子瞬态脉冲。
通过改变重离子的入射条件，得到了一系列单粒子瞬态电流脉冲( SET)。
分析了LET值、入射位置、电压偏置等重要因素对SET峰值和脉宽的影响。
研究发现，混合模式仿真中的上拉补偿管将导致实际电路中SET脉冲的形状发生明显的变化。
%Based on standard 0. 13 μm technology mixed-mode simulations of heavy ion is introduced. The Single Event Transient( SET) on buffer cells is simulated by using device and circuit mixed mode of heavy ion. By changing the simulation conditions, a series of SET current pulse is obtained. On the analysis of the influence of several important factors,such as the linear energytransfer( LET) ,the incidence location and voltage bias on the SET pulse width and magnitude are executed. The results indicate the pull-up compensating MOSFETin practical circuit obviously to lead to a different SET pulse.【期刊名称】《电子器件》【年(卷),期】2014(000)002【总页数】4页(P186-189)【关键词】buffer;电荷收集;单粒子瞬态脉冲;TCAD仿真【作者】杜明;邹黎;李晓辉;邱恒功;邓玉良【作者单位】深圳市国微电子有限公司，广东深圳518057;深圳市国微电子有限公司，广东深圳518057;深圳市国微电子有限公司，广东深圳518057;深圳市国微电子有限公司，广东深圳518057;深圳市国微电子有限公司，广东深圳518057【正文语种】中文【中图分类】TN432随着工艺尺寸的缩减，单粒子效应引起CMOS集成电路的失效越来越严重。
单粒子瞬态效应
单粒子瞬态效应
单粒子瞬态效应是指在微电子器件中，由于单个粒子的能量转移，导致器件输出信号的瞬时变化。
这种现象在现代半导体器件中越来越常见，尤其是在芯片集成度越来越高的情况下。
单粒子瞬态效应的出现主要是由于微观尺度下器件结构的敏感性。
当它受到高能粒子的撞击时，粒子的能量会被转移到器件中的电子，导致电子的能量增加，或者电子被激发到高能级状态。
这些现象会导致器件的输出信号瞬时变化，甚至引起故障。
单粒子瞬态效应的研究主要分为两个方面：一是对单个粒子的特性进行研究，如能量、轨迹、入射角度等；二是对器件的响应进行研究，如输出信号的幅度和时间特性等。
针对单粒子瞬态效应的研究，可以采用不同的方法进行。
一种常见的方法是利用加速器产生高能粒子，并将其辐射到器件上，通过对器件输出信号的分析，研究单粒子瞬态效应的特性。
另外，还可以利用模拟器件对单粒子瞬态效应进行仿真，以更好地理解该现象的机理和影响。
单粒子瞬态效应对微电子器件的稳定性和可靠性产生了很大的挑战。
在现代半导体器件中，采用了很多方法来抑制单粒子瞬态效应的影响，如加强器件结构的防护、增加器件电容等。
此外，还可以通过设计电路来减小单粒子瞬态效应对器件的影响。
尽管单粒子瞬态效应在微电子器件中带来了很多挑战，但也为微电子技术的进一步发展提供了很多机会。
通过对单粒子瞬态效应的深入研究，可以更好地理解微电子器件的特性和机理，为微电子领域的创新提供更加坚实的基础。
纳米电子学的十大难题
纳米电子学的十大难题1.分子电子整流器或分子电子晶体管为了增加密度并把纳米电子器件的工作温度提高到低温范围以上，必须在单分子那么大的尺度上制造纳米电子器件。
达到此目标的一个重要途径是设计与合成具有传导和控制电流或信号所必需的本征物理特性的单分子。
这条途径通常被称为分子电子学。
然而，迄今为止，已能正常工作的纳米尺度分子电子交换器件和放大器件（例如分子晶体管和分子量子点）还没有做出来，也没有演示过。
但是，一种已能正常工作的分子导线已被合成和测试。
正在攻克分子电子晶体管制造和测试难题的小组包括：詹姆斯·图尔和马克·里德小组以及普度大学的一个跨学科小组。
2.把分子晶体管和导线组装成可运转的电子器件即使知道如何制造分子晶体管和分子导线，但把这些元件组装成一个可以运转的逻辑结构仍是一个棘手的难题。
一种可能的途径是利用扫描隧道显微镜按照IBM苏黎世实验室最近演示过的一种方法把分子元件排列在一个平面上。
组装较大电子器件的另一种可能的途径是通过阵列的自组装。
普度大学的一个跨学科小组在这个方向上取得了惊人的进展。
3.纳米硅基量子异质结为了继续把固态电子器件缩小到纳米尺度，就必须构建纳米尺度的量子势阱。
为此，必须制造出很小很小的类似层状蛋糕的固体结构，其中不同层是由不同势能的不同半导体制成。
这些层状结构称为“半导体异质结”。
要可靠地在纳米尺度上制造出半导体异质结非常困难，而在纳米尺度上把硅化合物制造成半导体异质结就更难了。
但纳米电子学研究人员还是一致认为，这是固态电子器件继续迅速微型化这个趋势所必需的。
4.纳米尺度量子点电池和无线逻辑器件圣母大学的伦特教授和波罗教授提出的构建无线量子点计算机逻辑的设计理念对于制造纳米电子计算机来说是一个很有前途的创意。
然而，要成为一个实用的设计方案，还需制造出这种类型的纳米器件并对其进行测试。
在圣母大学微电子实验室的加里·伯恩斯坦教授的领导下，这个方面的工作正在进行中。
单粒子效应相关的问题
准备的问题1、了解下3维仿真混合模拟的具体操作，顺便了解下90nm Spice工艺库的情况和65nm建模的结构；(主要是看具体怎么调用Spice模型，还有90nm工艺库能不能给我们用，其次65nmMOS管各个掺杂浓度和具体的尺寸，如果可以的话建立多个MOS管在单个结构中的角度辐射问题)2、请教器件单粒子仿真遇到的有关不收敛问题，弄清楚我们这里仿真的时候特别慢的原因；看是否是分配的用户多了，他就分的内存小了，还是其他什么原因；3、就读阅的相关文献不懂的地方，提前找出，与各位老师，师兄请教；具体问题如下：1)针对O. A. Amusan的那篇“Charge Collection and Charge Sharing in a 130 nm CMOSTechnology”里面提到的去掉源极来分析双极放大效应是否正确；如果不正确，能否在仿真一下；2)了解一下双极放大作用的具体原理，如下图，弄清楚理论基础知识；3)如何实际的操作求出存储电路的临界LET值和临界电荷；4)针对硕士论文提到的恢复时间和反馈时间的概念不太懂，针对加固单元的基本原理向师兄请教，询问如何用蒙特卡洛Geant4软件仿真；5)请教一下工艺掺杂以及阱接触、衬底接触各方面的问题，包括如何构建N+埋层结构及接触掺杂；6)关于如何区分FWHM单粒子脉冲的宽度；7)保护环和其他的一些结构是如何掺杂的，和以前引入的是否一致；4、在国防科大仿真一下自己想要尽快研究的问题(如添加N+埋层与保护环结合的角度辐射模拟仿真，研究一下N阱内双极放大作用和电荷分享的机制，就各位老师和各位师兄发表的一些文章不懂的进行请教)；5、单粒子瞬态与其它单粒子引起的软错误的区别与联系；6、研究单粒子瞬态主要研究那几个方面，比如瞬态电流脉冲，电荷收集之类的；7、解决单粒子瞬态问题的关键是什么。
器件级，比如材料，结构等。
还是电路级；8、我们器件仿真时如何定义网格以便为我们定义铁电薄膜材料器件打下基础；9、请教有关单粒子多位翻转检测电路的相关知识；为我们以后建立的模型实际电路检测创建初步的知识；。
MOS器件单粒子效应机理及模型研究
MOS器件单粒子效应机理及模型研究MOS器件单粒子效应机理及模型研究摘要：随着集成电路尺寸的不断缩小，MOS器件面临着单粒子效应的严重挑战。
本文通过对MOS器件单粒子效应的机理及模型进行研究，旨在揭示其产生的原因以及对器件性能的影响，并提出一种适用于MOS器件单粒子效应的模型。
1. 引言集成电路的不断发展使得器件尺寸越来越小。
然而，当尺寸缩小到纳米级别时，MOS器件面临严重的单粒子效应问题。
单粒子效应是指在器件中由于单个电子或离子的能量沉积而导致的电学性能变化，会对器件的可靠性和性能造成不良影响。
因此，对于MOS器件的单粒子效应机理及模型的深入研究具有极大的重要性。
2. 单粒子效应机理MOS器件单粒子效应的机理复杂并且多样化。
主要包括能量沉积、载流子发射、载流子捕获、电荷积累和噪声增益等各种效应。
这些效应之间相互交织，共同影响着器件的性能。
2.1 能量沉积当外部粒子（如光子或离子）进入MOS器件时，会引起能量的沉积。
这些能量沉积会导致电荷积累和电子温升，从而改变器件的电学性能。
2.2 载流子发射和捕获部分能量沉积在获得足够的能量后，将引发载流子的发射或捕获。
这些发射或捕获过程会改变MOS器件中的电荷分布和势垒形状，从而影响其性能。
2.3 电荷积累能量沉积导致的电荷积累是造成器件性能变化的重要因素之一。
电荷积累会改变MOS器件中的电场分布和电荷密度，从而影响阈值电压和亚阈值斜率等参数。
2.4 噪声增益能量沉积会产生局部电离区域，从而导致噪声增益的产生。
噪声增益会引发更多载流子的发射和捕获，进一步影响器件的性能。
3. 单粒子效应模型为了更准确地描述MOS器件单粒子效应，需要建立适用于其特性的模型。
目前常用的单粒子效应模型主要包括电荷积累模型和电场提高模型。
3.1 电荷积累模型电荷积累模型基于电荷输运理论，通过考虑能量沉积和电子传输过程，对MOS器件中电荷积累的变化进行建模。
该模型能够较好地描述电荷积累对器件的影响。
器件集成电路单粒子效应概论
器件集成电路单粒子效应概论文章主要写的是芯片存储电路单粒子效应概论，对单粒子效应增加稳定性的方法在芯片存储电路中产生的效应及解决方法进行了调研，外部强磁环境中的高能粒子入射半导体材料时，其轨迹上淀积的电荷将被敏感节点收集，引发单粒子效应。
文章针对单粒子效应对电信号的危害，从单粒子效应的建模进行了深入探究。
文章主要对一些新型的解决方法给予论述：（1）SEU加固的存储单元结构。
（2）电荷共享收集以及对存储单元的影响。
完成了从逻辑设计、版图设计以及投片的完整流程。
标签：单粒子翻转；单粒子瞬态；绝缘体上硅；抗辐照加固Abstract：This paper mainly describes the introduction of single event effect in chip memory circuit，and investigates the effect and solution of single event effect in chip memory circuit to increase the stability of single event effect. When the high energy particles in the external strong magnetic environment are incident on the semiconductor material，the charge deposited on the track will be collected by the sensitive node，which will cause the single event effect. Aiming at the harm of single event effect to electrical signal，this paper makes a deep research from the modeling of single event effect. The paper mainly discusses some new solutions：（1）Memory cell structure strengthened by SEU；and （2）Charge-sharing collection and its effect on memory cells，in order to complete the complete process of logical design，layout design and casting.Keywords：single event upset；single event transient；silicon on insulator；radiation hardening引言由于長期探索宇宙，因其环境比较特殊，具有很强的磁场，进而使得对于集成电路有了更高的要求。
纳米级SRAM单粒子翻转效应及其诱导的软错误研究
纳米级SRAM单粒子翻转效应及其诱导的软错误研究近年来随着我国航天科技不断攀升,对辐照环境应用微处理器的高可靠性需求越发迫切。
SRAM作为微处理器核心存储部件占用较大芯片面积,并且对辐照引发的单粒子翻转效应(SEU)极为敏感。
SEU诱导SRAM产生软错误后,能够导致微处理器不能正常工作,因此开展SRAM的SEU和软错误研究十分必要。
工艺尺寸进入纳米级后,集成电路器件间的电荷共享愈发严重,使得纳米级SRAM单元的SEU敏感性发生改变,导致已有多种加固方法失效。
同时,小尺寸SRAM单元中也产生了新的单粒子翻转恢复效应(SEUR),通过增强SEUR可降低SRAM的SEU敏感性。
基于三维堆叠技术的3D SRAM把传统SRAM 在垂直方向上进行堆叠,并使用TSV进行垂直互联,解决了传统SRAM遇到的诸多瓶颈,但处于辐照环境中的3D SRAM依然会受到SEU危害而产生软错误。
3D SRAM堆叠结构使SEU产生和传播更加复杂,进而增加了3D SRAM软错误分析的难度。
同时,三维堆叠技术使用的TSV会与入射单粒子发生碰撞,进而对3D SRAM软错误特性产生影响。
针对纳米级SRAM单元和3D SRAM中SEU和软错误的新特性,本文开展了相关研究并取得了以下几个方面的研究成果:(1)利用3D TCAD全器件模拟,研究电荷共享对纳米级SRAM单元SEU敏感特性的影响。
根据40nm商用SRAM单元版图,对单元内所有晶体管均建立3D TCAD器件模型。
然后分别在有/无电连接关系和不同LET条件下模拟得到SEU敏感面积。
模拟结果表明电荷共享可使PMOS的SEU敏感面积减小37.5%,使NMOS的SEU敏感面积减小65.1%。
通过深入分析不同条件下SEU敏感面积的差别,发现基于电荷共享的SEUR 可以减小PMOS的SEU敏感性,而开态PMOS通过帮助吸收沉积电荷并产生补偿电流来减小NMOS的SEU敏感面积。
此外,研究还表明SRAM单元中NMOS比PMOS更加敏感。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｄａｍ
Ｄａｔａ
图３ ＤＳＥＴ的俘获 Ｆｉｇ．３ Ｓｃｈｅｍａｔｉｃｓ ｏｆＤＳＥＴ ｃａｐｔｕｒｅ．
在较高频率下，先进工艺的组合逻辑引起的软 错误占主导地位。这主要归因于：
（１）随着频率增大，单位时间内时钟沿的数量 增加，ＳＥＴ被俘获概率也增加。研究表明，ＤＳＥＴ 引起的软错误随时钟频率增加【２２１。对于当代的高频 电路，大部分ＤＳＥＴ脉冲都能被俘获。
第一作者：郭红霞．女，１９６４年出生，２００２年３月西安电子科技大学微电子学与固体电子学获博士学位。研究员，硕士生导师， 主要从事集成电路空间辐射效应模拟试验技术和数值模拟研究 收稿日期：２０１０－０１．１３，修回Ｈ期：２０１０—０５—２０
万方数据
第７期
郭红霞等：新型微电子技术单粒子效应研究面临的挑战
（２）随着工艺尺寸的缩减，节点电容减小，电 源电压降低，代表逻辑“高”状态的电荷量降低，则 相同通量的粒子产生更多的具有足够高度和宽度的 ＤＳＥＴ脉冲，导致ＷＯＶ增大。
（３）随着门延迟的减小，能无衰减传播的脉冲 宽度和高度均减小。
（４）在相同ＬＥＴ值下，ＤＳＥＴ脉冲宽度和ＷＯＶ 随着工艺进步而增加，器件的软错误截面（敏感区的 面积）随工艺尺寸的缩减而增加。
图６ ２５６ Ｋ ＣＭＯＳ ＳＲＡＭ在两个不同离子能量 模拟源的ＳＥＵ实验数据删
Ｆｉｇ．６ Ｍｅａｓｕｒｅｄ ＳＥＵ ｃｒｏｓｓ ｓｅｃｔｉｏｎ ｉｎ ａ ２５６ Ｋｂｉｔ ＳＲＡＭ ｔａｋｅｎ ｗｉｔｈ ｌｏｗ ａｎｄ ｈｉ吐ｅｎｅｒｇｙ ｈｅａｖｙ ｉｎｎｓｐ“．
Ｒｅｅｄ ＲＡ等ｐｊＪ研究了加固的４ Ｍｂｉｔ ＳＲＡＭ，由 于空间环境的高能离子或质子与高Ｚ材料的核反 应，导致单粒子翻转出错概率近３个量级地高于基 于地面实验的预估（图７），可见核反应对ＩＣｓ的空间 轨道失效有重要影响。实际空间轨道测量和改进后 模型预估结果较为一致，而传统的预估方法与实际 空间轨道测量的结果相差近５００倍。传统的预估模 型高估了器件的单粒子能力Ｉｊ４ｊ。
随着空间技术、核动力及核武器的发展，辐射 环境与电子技术的关系愈来愈密切。目前，硅集成 电路ＣＭＯＳ ＩＣ占集成电路的主导地位，随着其向 深亚微米、超深亚微米方向快速发展，集成电路的 特征尺寸不断减小，辐射损伤效应更为显著，以往 不明显的效应也随之突出而成为新损伤因素【ｌ】。抗 辐射电子学已成为一门综合性很强的边缘学科，发 挥着愈来愈重要的作用【ｚＪ。
１５０
２００
２５０
Ｅｎｅｒｇｙ／ＭｅＶ
图５大尺寸器件随质子能量单粒子翻转截面曲线［３０Ｉ
Ｆ１昏５ ｓＥｕ。ｒ０８８ ８ｃｃｎ掣ｆｅａＶｔｕ８’ｒｅｐｒｏｓｉｚＬ‘…。． ｅｎ【ｓ赞哂‘ｆｏ。８ｕｂ‘ｍｉ。ｍｍ。ｔｅｒ
３粒子能量效应和非直接电离
在高能粒子环境中，ＣＭＯＳ工艺多层布线高ｚ 材料对集成电路的单粒子效应有很大影响…Ｊ。高能
对于体硅、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）体硅和ＳＯＩ ＭＯＳ工艺，图１给出了它们的ＳＥＴ和ＳＥＵ的ＬＥＴ
阈值随器件特征尺寸减小的发展趋判引。发生ＳＥＵ
的ＬＥＴ阈值随着特征尺寸不断减小，ＳＥＴ也是如此， 小于０．２５ ｕｍ的体硅对０【粒子较为敏感，ＳＯＩ工艺在 ９０ ｎｎｌ左右较为敏感【９】ｏ图２为地面测量的ＣＭＯＳ ＳＲＡＭｓ由中子引起的单粒子软错误随特征尺寸减 小的规律【ｌＯｌ。软错误发生的速率称为软错误率（Ｓｏｆｔ
Ｅｒｒｏｒ Ｒａｔｅｓ，ＳＥＲ）。通常采用特定时间内的失效次数 （Ｆａｉｌｕｒｅ ｉｎ Ｔｉｍｅ．ＦＩＴ）描述软错误的可靠性问题…Ｊ， 由图２，随着特征尺寸的减小，ＳＥＲ先迅速增加， 继而趋于饱和，再旱略微下降趋势。但是对于单只 ＳＲＡＭ器件，由于其集成度大大增加，其ＳＥＲ还是 增加的。
图ｌ体硅和ＳＯＩ工艺ＳＥＴ、ＳＥＵ阈值随尺寸减小的规钭１２】
传播到下一级时序单元输入的ＤＳＥＴ脉冲，可 能被该时序单元锁存，称为ＤＳＥＴ被“俘获”。图３ 为ＤＳＥＴ脉冲俘获的时序图，有最早和最迟俘获， 还有两个未俘获事件。若该时序单元的有效时钟沿 为下降沿，过早或过迟的ＤＳＥＴ脉冲均不被俘获。 通常用敏感窗口ｆＷｉｎｄｏｗ ｏｆ Ｖｕｌｎｅｒａｂｉｌｉｔｙ，ｗｏｖ）描 述ＤＳＥＴ被俘获概率。ＷＯＶ－－％ｌｓＥＴ－－ｔｓｅｔｕｐ－－ｔｈｏｌｄ，其 中，Ｈ＇ｒＤＳＥＴ是ＤＳＥＴ脉冲宽度，ｆｓ。ｔＩｌｐ是建立时间，ｆｈｏｌｄ 是保持时间，ＤＳＥＴ被俘获概率Ｐ＝ＷＯＶ／Ｔ。ｌｏｃｋ。
第３３卷第７期 ２０１０年７月
核技术 ＮＵＣＬＥＡＲ ＴＥＣＨＮＩＱＵＥＳ
Ｖ０１．３３，Ｎｏ．７ Ｊｕｌｙ ２０１０
新型微电子技术单粒子效应研究面临的挑战
郭红霞王伟 罗尹虹赵雯郭晓强张科营
（西北核技术研究所西安７１００２４）
摘要随着器件特征尺寸的减小，单粒子效应成为影响ＣＭＯＳ工艺空间辐射环境可靠性的关键因素之一。未 来航天和国防系统需要了解新型工艺中的单粒子效应损伤机制及其加固方法，包括在器件几何尺寸和材料方 面的改变如何影响到能量淀积、电荷收集、电路翻转、参数退化等等。分析了随着特征尺寸减小，在高速数 字电路中的单粒子瞬态效应ＳＥＴ的影响，包括由质子的直接电离作用产生的单粒子效应、粒子能量效应和非 直接电离对单粒子效应的影响。对可能替代体硅器件的新型器件单粒子能力进行了简要介绍。 关键词单粒子瞬态，软错误率，单粒子功能中断 中图分类号ＴＬ９９，ＴＮ４７
Ｆｉｇ．２ Ｍｅａｓｕｒｅｄ ｔｅｒｒｅｓｔｒｉａｌ ｎｅｕｔｒｏｎ ＳＥＲ ｓｃａｌｉｎｇ ｔｒｅｎｄ ｆｏｒ ＣＭＯＳ ＳＲＡＭｓ［１引．
带电粒子轰击电路的敏感节点，会产生一个瞬 态脉冲，如其发生在组合逻辑节点并收集足够的电 荷，则会沿着数据通路向下传播，有可能被下一级 时序单元锁存，变为“持久”性的错误，此类发生在 组合逻辑节点的瞬态脉冲称为ＤＳＥＴ。ＤＳＥＴ被下一 级时序单元俘获至少须满足四个条件【２０Ｊ：（１）粒子轰 击产生的脉冲具有足够的宽度和高度，能沿电路传 播；（２）存在一条从被轰击节点到下一级时序单元的 敏化路径；（３）ＤＳＥＴ传播到下一级时序单元时须满 足该时序单元建立和保持时间要求；（４）在同步电路 中，ＤＳＥＴ须在有效时钟沿到达。
对于超深亚微米工艺下，数字组合电路中的 ＳＥＴ脉冲宽度可达数百皮秒，如高端ＣＰＵ和某些集 成电路的时钟周期为３００－５００ ｐｓ，这样ＳＥＴ脉冲很 易像正常的信号一样沿着组合逻辑传播并被末端的 锁存器捕获，形成持久错误【２３洲。
２质子的直接电离作用
随着器件特征尺寸的减小，存储器发生单粒子 翻转的临界电荷减小，ＳＲＡＭ单粒子翻转效应更加 严重。近期发现，６５ ｎｍ和４５ ｎｍ ＳＲＡＭＳ对低能质
ＨＥｕ、ｇ口８∞蹯２ｕ ｆ１山∞
第３３卷
图４ ６５ ｎｍ器件随质子能量单粒子翻转截面曲线【２９】
脚４距ｆｏｒ№６５螂ｎｍ８８Ｓ∞ＩＯＳ？黻ＲＡＭ印ｓ髑“”．ｊ：叭鹏啊
搏 Ｏ Ｏ＂
Ｏ¨
０悖
一＝ｑ，售ｕｖ暑口譬甲虫２：。ｓｄ；
４Ｍｂｉｔ ＳＲＡＭ
．／／ ’
７
‘ｆ？
伊。
ｆ
Ｔ。＝ｓ。１２５℃一
Ｏ加 ０
５０
ｌＯＯ
质子或高能重离子与高ｚ材料（如钨）作用产生的次 级粒子在器件敏感区域沉积能量，加剧了器件的损 伤。图６是两家美国实验室得到的２５６ Ｋｂｉｔ ＣＭＯＳ ＳＲＡＭ的ＳＥＵ模拟实验数据，低能离子由ＢＮＬ （Ｂｒｏｏｋｈａｖｅｎ Ｎａｔｉｏｎａｌ Ｌａｂｏｒａｔｏｒｙ）完成，高能离子在 ＴＡＭＵ（Ｔｅｘａｓ Ａ＆Ｍ Ｕｎｉｖｅｒｓｉｔｙ）进行。高ＬＥＴ截面的 数据点几乎重合，但两实验室的较低ＬＥＴ（＜１０ ＭｅＶ ｅｍ２／ｍｇ）的曲线都有一个拖尾，在ＬＥＴ值为１．５ ＭｅＶ ｃｍ２／ｍｇ时，仍测量到翻转截面。ＴＡＭＵ的实验数据 的入射有效ＬＥＴ为３—１０ ＭｅＶ ｃｍ２／ｍｇ，比ＢＮＬ的 数据高近一个量级。值得注意的是图６中低能碳离 子（１ ＭｅＶ／ｕ）结果，该能量的重离子能穿越数微米进 入器件有源区，但未测量到翻转效应。理论计算也 表明【３２１，低于库仑势垒的１ ＭｅＶ／ｕ碳离子，并不导 致翻转效应。
ＤＳＥＴ要演变为时序单元的ＳＥＵ，须有上述条 件（２）的敏化路径，如无该敏化路径，则发生逻辑屏 蔽。此外，ＤＳＥＴ在传播过程中还有可能发生衰减、 压缩或者展宽。发生衰减，是被轰击节点处产生的 ＤＳＥＴ脉冲宽度较小或未达满幅度，则其宽度在传 播过程中不断减小、高度不断降低，乃至最终消失； 压缩是ＤＳＥＴ脉冲达满幅度但宽度变小；展宽是 ＤＳＥＴ传播过程中保持满幅度且宽度也在增加【２１１。
Ｆｉｇ．１
ＳＥＴ ａｎｄ ＳＥＵ ｔｈｒｅｓｈｏｌｄ ＬＥＴ ａｓ ａ ｆｕｎｃｔｉｏｎ ｏｆ ｓｃａｌｉｎｇ ｆｏｒ ｂｕｌｋ ａｎｄ ＳＯＩ ＭＯＳ ｔｅｃｈｎｏｌｏｇｉｅｓ【１２．
பைடு நூலகம்
１数字电路的单粒子瞬态ＤＳＥＴ
上世纪８０年代发现了一种重要的单粒子问题， 即组合逻辑和嵌入式内核逻辑的单粒子效应。１９８４ 年，Ｉｎｔｅｌ的Ｍａｙ等用动态故障成像实验技术演示了 单粒子效应从局部扰动逐渐扩散为大量电路故障的 动态过程１１３】。１９８７年，Ｋｏｇａ等【１４】报道了某微处理 器ＡＬＵ中的ＤＳＥＴ（Ｄｉｇｉｔａｌ Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｔｒａｎｓｉｅｎｔ）。 此后有许多关于组合逻辑单粒子效应的研究，但多 针对存储器翻转１１５】。９０年代后期，组合电路中的单
图７预估方法计算结果与实际观测结果的比较【３４１
Ｆｉｇ．７ ｃｗ。ｍｐｉｔｈ ８ｐｎｒｅ８ｄ粤ｉｃ８ｔｅ呼ｄ ｒ。ｅｂｓ８ｕ…：Ｊｌ‘删ｔｓ．ｓＥｕ眦
较高ＬＥＴ的二次粒子引起的翻转概率可能大 于比入射重离子，对传统的处理单粒子翻转实验数 据的方法必须修正。有效ＬＥＴ值的概念应作重新评 价，因为二次粒子不遵循与入射角度的余弦定律【３５】 须建立新的方法分析以处理重离子数据。例如，应 以能量、入射角度、垂直入射ＬＥＴ为函数，而不能 笼统地用有效ＬＥＴ值来代替所有概念。有效ＬＥＴ 值概念验证、基于直接电离的单一灵敏体积ＬＥＴ分 布函数，对现有的重离子翻转出错率的预估方法有 直接影响。正确的预估空间轨道的翻转率须考虑重