可编程数字系统设计 - 东南大学

可编程数字系统设计--CPLD和FPGA应用主讲人：徐莹隽可编程数字系统设计可编程器件概述常用的可编程数字系统的设计输入方式常用CPLD和FPGA硬件结构可编程数字系统设计中的几个基本概念可编程数字系统设计中的组合逻辑设计可编程数字系统设计中的时序逻辑设计状态机的设计VHDL语言第一部分可编程器件概述常见术语EDA （Electronic Design Automatic ）电子设计自动化技术是指以计算机为工作平台,融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包,它根据硬件描述语言HDL完成的设计文件,自动完成逻辑、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA主要辅助进行三个方面的设计工作：♣IC设计♠电子电路设计♥PCB设计常见术语ESDAElectronicSystemDesignAutomatic电子系统设计自动化90年代，开始追求贯彻整个设计过程的自动化

FPGA（Field Programmable Gate Array）现场可编程门阵列CPLD （Complex Programmable Logic Device）复杂可编程逻辑器件常见术语HDL（HardwareDescriptionLanguage）硬件描述语言VHDLVerilogHDL两种语言作为IEEE的标准支持从算法级到门级多种抽象设计层次数字系统建模。VerilogHDL语言最初起源于美国业界,从Ｃ语言中继承了多种操作符和结构,比VHDL更简练,并且由于VerilogHDL支持晶体管级设计层次,在进行ASIC设计时更为灵活。VHDL语言最初是美国国防部资助的VHSIC项目开发的产品,VHDL语言更为严谨,更易于被其他人理解,在较高抽象设计层次上比VerilogHDL更能准确快速地对数字系统建模常见术语行为描述模型用输入/输出响应来描述器件的模型。其只描述电路的功能，而不是结构。同时不针对专门的硬件，用于综合和仿真

Input1…NIF input1 THENFOR j IN high DOWNTO low LOOPshift(j) := shift(j);END LOOP;output1 <= shift AFTER 5ns常见术语结构描述模型用更低层次的器件的互连来描述器件的模型。它描述电路的功能和结构。

Input 1

Input nOutput 1

Output n底层元件底层元件常见术语寄存器传输级(RTL)用于综合的一种行为描述模型

综合(Synthesis)将HDL转换为电路并对该电路进行一定的优化

RTL Synthesis 将硬件的RTL模型转化为某种优化的特殊的门级电路来具体实现RTL SynthesisProcess (a, b, c, d, sel)begincase (sel) iswhen “00” => mux_out <= a;when “01” => mux_out <= b;when “10” => mux_out <= c;when “11” => mux_out <= d;end case;

ABCDSelMUX_Out

2等效

ad转换

a

d优化FPGA vs CPLDFPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。FPGA vs CPLDCPLD是由GAL发展起来的,其主体结构仍是与或阵列,自从90年代初Lattice公司高性能的具有在系统可编程ISP(In System Programmable)功能的CPLD以来,CPLD发展迅速。具有ISP功能的CPLD器件由于具有同FPGA器件相似的集成度和易用性,在速度上还有一定的优势FPGA、CPLD的结构FPGA器件在结构上,由逻辑功能块排列为阵列,并由可编程的内部连线连接这些功能块来实现一定的逻辑功能FPGA、CPLD的结构CPLD是将多个可编程阵列逻辑(PAL)器件集成到一个芯片,具有类似PAL的结构。一般情况下CPLD器件中至少包含三种结构:可编程逻辑功能块(FB);可编程I/ O单元;可编程内部连线FPGA vs CPLD集成度FPGA可以达到比CPLD更高的集成度,同时也具有更复杂的布线结构和逻辑实现

适合结构FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而积项丰富的结构

编程CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程,在编程上FPGA比CPLD具有更大的灵活性FPGA vs CPLD功率消耗CPLD的缺点比较突出。一般情况下,CPLD功耗要比FPGA大,且集成度越高越明显

速度

CPLD优于FPGA。由于FPGA是门级编程,且CLB之间是采用分布式互连;而CPLD是逻辑块级编程,且其逻辑块互连是集总式的。因此,CPLD比FPGA有较高的速度和较大的时间可预测性,产品可以给出引腿到引腿的最大延迟时间FPGA vs CPLD编程方式目前的CPLD主要是基于E2 PROM或FLASH存储器编程,编程次数达1万次。其优点是在系统断电后,编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程(ISP) CPLD两种。

FPGA大部分是基于SRAM编程,其缺点是编程数据信息在系统断电时丢失,每次上电时,需从器件的外部存储器或计算机中将编程数据写入SRAM中。其优点是可进行任意次数的编程,并可在工作中快速编程,实现板级和系统级的动态配置,因此可称为在线重配置的PLD或可重配置硬件FPGA vs CPLD使用方便性CPLD比FPGA要好。CPLD的编程工艺采用E2 CPLD的编程工艺采用E2 CPLD的编程工艺采用E2 PROM或FASTFLASH技术,无需外部存储器芯片,使用简单,保密性好。而基于SRAM编程的FPGA,其编程信息需存放在外部存储器上,需外部存储器芯片,且使用方法复杂,保密性差可编程器件选择从系统设计的角度选择目标器件的基本原则电磁兼容设计的原则能选用低速器件的不选择高速器件，以降低成本，减少电磁干扰

主流芯片原则要尽量选择厂家的主流推广器件，以降低成本，缩短供货周期

多片系统原则不一味追求单片化，可根据系统的实际情况适当选择多器件的结构，以加快设计过程，提高系统稳定性

多片方案：优点：每个芯片内功能相对单一，单片内逻辑设计和调试相对容易，简化系统实现的复杂度。

缺点：在整个系统调试时，不同子系统之间的信号调式较困难，在高速设计中存在明显缺陷。

单片方案：优点：提高了系统的集成度，减少了故障点，降低系统时延，降低PCB布线复杂度

缺点：片内逻辑复杂度大，仿真激励波形和测试文件编写复杂，对设计人员要求较高可编程器件选择从器件资源的角度选择目标器件的原则器件的逻辑资源和系统的逻辑要求相匹配特征单元评估法

器件的I/O脚的数目满足目标系统的要求专用功能脚用户功能脚双功能脚

引脚的绑定原则1、尽量避免人为固定I/O引脚，除非是多次实现过程中可能存在的不固定I/O引脚

2、在FPGA中尽量避免将相关的引脚集中固定在相互靠近的位置，在CPLD中则根据器件实际情况具体分析

3、适当考虑或禁止使用双功能脚，若必须使用，应对引脚加接上拉或下拉电阻

4、在FPGA设计实现中，I/O脚一般从左向右，从上到下设定。部分FPGA厂家Altera http://www.altera.com/九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX3000/7000,FELX6K/10K, APEX20K，ACEX1K。普遍认为其开发工具—MaxplusII是较成功的PLD开发平台。新近推出的新一代完全集成设计环境Quartus提供了对APEX20K系列芯片的最好支持，弥补了MaxplusII某些功能的不足。