东南大学数字电路实验报告(四)
东南大学信息工程数字电路与系统第2次实验报告
数字逻辑电路实验
第2次实验报告
实验题目四舍五入
实验日期2017.11.8
实验1-4
一、实验题目
实现以下数值判别电路的设计：设计一个组合逻辑电路，它接收一位8421BCD码“B3B2B1B0”的输入，进行四舍五入的判断，输出判断结果。
大于等于五的时候输出1，其他情况下输出为0。
二、实验原理
实验目的：接收8431BCD码的输入，进行判断，如果大于等于5则输出1，其他情况输出0。
设计思路：先根据真值表及卡诺图得到最小项表达式，化简为由与非门组成的表达式。
使用7404非门以及7420与非门实现电路。
三、设计过程
真值表
卡诺图
F==
采用74HC04非门以及74HC00与非门实现电路用Multisim仿真如下
实现电路
四、测试方法及测试结果
电路如图所示，从右往左的开关分别代表B3，B2，B1，B0。
控制开关，使它们分别与高电平1（面包板上面一条），低电平0（面包板下面一条相连）。
下面测试过程分别为0000（灭）,0001（灭）,0010（灭）,0011（灭）,0100（灭）,0101（亮）,0110（亮）,0111（亮）,1000（亮）,1001（亮）.
五、实验结论
1、实验实现了8421BCD码的四舍五入，大于等于5输出1，二极管亮，其它值二极管灭。
2、经验总结：使用CMOS器件时，断开与高电平的开关不代表接入了低电平，此时输入不确定，要将此时的输入端接地才能实现输入低电平。
六、参考资料
《数字电路与系统》作者：李文渊。
东南大学计算机组成原理实验报告
实验一门电路一、实验目的1.验证常用TTL集成门电路逻辑功能。
2.掌握各种门电路的逻辑符号。
3.掌握Quartus软件的使用。
4.了解集成电路的外引线排列及其使用方法。
二、实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。
任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。
目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”、“或非门”等。
掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。
TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广。
在后面的实验中采用74系列TTL集成电路。
它的工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。
三、实验内容和步骤TTL门电路逻辑功能验证1、首先建立工程（以后每个实验都要分别建立）。
按图1在Quartus软件中调入相应的标准门电路，并把输入端，输出端分别设置好。
2、新建波形文件，按状态表1中“与”一栏输入A、B（0、1）信号，观察输出结果（发光二极管亮为1，灭为0）填入表1中。
3、按同样的方法，验证“或门”7432，“与非门”7437，“反相器”7404的逻辑功能，并把结果填入表1中。
4、Quartus仿真结果（功能防真和时序防真）(a) 与门Q=A•B 功能仿真时序仿真(a) 与门Q=A•B(b) 或门Q=A﹢B 功能仿真时序仿真(b) 或门Q=A﹢B(c) 与非门Q= A•B功能仿真时序仿真(c) 与非门Q= A•B(d) 反相器Q= A功能仿真时序仿真(d) 反相器Q= A 表1 逻辑功能表实验二译码器一、实验目的1、掌握译码器的工作原理和特点。
2、熟悉常用译码器的逻辑功能和应用。
二、实验原理和电路所谓“译码”就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
三、实验内容和步骤译码器实验译码器选用74138，其引脚排列见附录。
东南大学数字电路实验第4章-时序逻辑电路
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第4 次实验实验名称：基本时序逻辑电路院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室: 实验组别：同组人员：无实验时间：评定成绩：审阅教师：时序逻辑电路一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
东南大学电路实验实验报告
电路实验实验报告第二次实验实验名称：弱电实验院系：信息科学与工程学院专业：信息工程：学号：实验时间：年月日实验一：PocketLab的使用、电子元器件特性测试和基尔霍夫定理一、仿真实验1.电容伏安特性实验电路：图1-1 电容伏安特性实验电路波形图：图1-2 电容电压电流波形图思考题：请根据测试波形，读取电容上电压，电流摆幅，验证电容的伏安特性表达式。
解：()()mV wt wt U C cos 164cos 164-=+=π，()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=；()mA wt RU I I R R C sin 213.0===∴，ππ40002==T w ； 而()mA wt dtdu CCsin 206.0= dtdu CI CC ≈⇒且误差较小，即可验证电容的伏安特性表达式。
2.电感伏安特性实验电路：图1-3 电感伏安特性实验电路波形图：图1-4 电感电压电流波形图思考题：1.比较图1-2和1-4，理解电感、电容上电压电流之间的相位关系。
对于电感而言，电压相位 超前 （超前or 滞后）电流相位；对于电容而言，电压相位 滞后 （超前or 滞后）电流相位。
2.请根据测试波形，读取电感上电压、电流摆幅，验证电感的伏安特性表达式。
解：()mV wt U L cos 8.2=， ()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=； ()mA wt RU I I R R L sin 213.0===∴，ππ40002==T w ； 而()mV wt dtdi LLcos 7.2= dtdi LU LL ≈⇒且误差较小，即可验证电感的伏安特性表达式。
二、硬件实验1.恒压源特性验证表1-1 不同电阻负载时电压源输出电压2.电容的伏安特性测量图1-5 电容电压电流波形图3.电感的伏安特性测量图1-6 电感电压电流波形图4.基尔霍夫定律验证表1-2 基尔霍夫验证电路思考题：1.根据实验数据，选定节点，验证KCL 的正确性。
东南大学数字电路实验报告(五)
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路实验第五次实验实验名称：时序逻辑电路设计院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年12月13日评定成绩：审阅教师：一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
东南大学实验四系统频率特性测试实验报告
东南大学实验四系统频率特性测试实验报告东南大学自动控制实验室实验报告课程名称：自动控制原理实验实验名称：实验四系统频率特性的测试院（系）：自动化专业：自动化姓名：学号：实验室：417实验组别：同组人员：实验时间：20166年年1122月月202日评定成绩：审阅教师：目录一..实验目的33二．实验原理33三.实验设备33四..实验线路图44五、实验步骤44六、实验数据55七、报告要求66八、预习与回答10九、实验小结10一、实验目的（1）明确测量幅频和相频特性曲线的意义（2）掌握幅频曲线和相频特性曲线的测量方法（3）利用幅频曲线求出系统的传递函数二、实验原理在设计控制系统时，首先要建立系统的数学模型，而建立系统的数学模型是控制系统设计的前提和难点。
建模一般有机理建模和辨识建模两种方法。
机理建模就是根据系统的物理关系式，推导出系统的数学模型。
辨识建模主要是人工或计算机通过实验来建立系统数学模型。
两种方法在实际的控制系统设计中，常常是互补运用的。
辨识建模又有多种方法。
本实验采用开环频率特性测试方法，确定系统传递函数，俗称频域法。
还有时域法等。
准确的系统建模是很困难的，要用反复多次，模型还不一定建准。
模型只取主要部分，而不是全部参数。
另外，利用系统的频率特性可用来分析和设计控制系统，用Bode图设计控制系统就是其中一种。
幅频特性就是输出幅度随频率的变化与输入幅度之比，即A=UoUi()，测幅频特性时，改变正弦信号源的频率测出输入信号的幅值或峰峰值和输输出信号的幅值或峰峰值。
测相频有两种方法：（1）双踪信号比较法：将正弦信号接系统输入端，同时用双踪示波器的Y1和Y2测量系统的输入端和输出端两个正弦波，示波器触发正确的话，可看到两个不同相位的正弦波，测出波形的周期T和相位差t，则相位差=∆tT360。
这种方法直观，容易理解。
就模拟示波器而言，这种方法用于高频信号测量比较合适。
（2）李沙育图形法：将系统输入端的正弦信号接示波器的X轴输入，将系统输出端的正弦信号接示波器的Y轴输入，两个正弦波将合成一个椭圆。
东南大学 信息学院 2018 电子线路 模电实验四报告
东南大学模拟电子电路实验实 验 报 告学号 姓名2018年 4 月 21 日实验名称 差分放大器 成 绩【背景知识小考察】根据图4-10所示电路，计算该电路的性能参数。
已知晶体管的导通电压V BE(on)=0.55, β=500，|V A |=150 V ，试求该电路中晶体管的静态电流I CQ ，节点1和2的直流电压V 1、V 2，晶体管跨导g m ，差模输入阻抗R id ，差模电压增益A v d ，共模电压增益A v c 和共模抑制比K CMR ，请写出详细的计算过程，并完成表4-1。
图4-10 差分放大器实验电路表4-1：计算过程如下：581785.0255.010⨯+=⨯++BQ BQ I I β所以，≈BQ I 2.06μAmA 03.1≈=BQ CQ I I β V I V V Q 94.22521=-== S V I g TCQ m m 62.39≈=Ω≈==k R g R r R eb id 16.11//2//27m7）（）（，β24.79g //-g 2m 2m v -≈-≈=R r R A ce d ）（ 22-12vc -==R R A 81.19|2/|vd ==vcCMR A A K【一起做仿真】1. 在Multisim 中设计差分放大器，电路结构和参数如图4-10所示，进行直流工作点分析（DC 分析），得到电路的工作点电流和电压，完成表4-2，并与计算结果对照。
表4-2：仿真设置：Simulate → Analyses → DC Operating Point ，设置需要输出的电压或者电流。
2. 在图4-10所示电路中，固定输入信号频率为2kHz ，输入不同信号幅度时，测量电路的差模增益。
采用Agilent 示波器（Agilent Oscilloscope ）观察输出波形，测量输出电压的峰峰值（peak-peak），通过“差模输出电压峰峰值/差模输入电压峰峰值”计算差模增益A v d，用频谱仪器观测节点1的基波功率和谐波功率，并完成表4-3（注意选择合适的解析频率）。
数电实验报告东大
一、实验目的1. 理解数字电路的基本组成和基本原理。
2. 掌握常用数字电路的分析和设计方法。
3. 提高动手实践能力，加深对数字电路理论知识的理解。
二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。
2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。
3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。
五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。
- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。
2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。
3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑电路实验
简易数字钟
日期：2013年12月6日地点：104
姓名：学号：
审阅教师：得分：
一、实验目的
（1）掌握时序逻辑电路的一般设计过程；
（2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；（3）掌握QuartusⅡ5.0的使用
二、实验原理
特点外引线排列图
•用于快速计数的内部超前进位
•用于n 位级联的进位输出
•同步可编程序
•有置数控制线
•二极管箝位输入
•直接清零
•同步计数
典型参数：
f 工作频率=32MHz
Pd=93mW
说明：
这种同步可预置十进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。
这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。
缓冲时钟输入将在时钟输入上升沿触发四个触发器。
这种计数器是可全编程的，即输出可预置到任何电平。
当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。
清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
超前进位电路无须另加门，即可级联出n 位同步应用的计数器。
它是借助于两个计数使能输入和一个动态进位输出来实现的。
两个计数使能输入（ENP 和ENT）计数时必须是高电平，且输入ENT 必须正反馈，以便使能动态进位输出。
因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。
此高电平溢出进位脉冲可用来使能其后的各个串联级。
使能ENP 和ENT 输入的跳变不受时钟输入的影响。
电路有全独立的时钟电路。
改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。
计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。
三、实验设计
采用两片74LS160芯片和一些与非门实现功能，用Multisim12.0实现如下：
从右往左依次为小时（高位）、小时（低位）、分（高位）、分（低位）
四、QuartusⅡ仿真与实验
引脚如下图：
仿真波形如下：
经过在实验箱上的接线，确认能够实验数字钟的功能，并完成验收。