数字电路实验报告
数字电路设计实训实验报告
一、实验目的1. 熟悉数字电路的基本组成和基本逻辑门电路的功能。
2. 掌握组合逻辑电路的设计方法，包括逻辑表达式化简、逻辑电路设计等。
3. 提高动手实践能力，培养独立思考和解决问题的能力。
4. 理解数字电路在实际应用中的重要性。
二、实验原理数字电路是一种用数字信号表示和处理信息的电路，其基本组成单元是逻辑门电路。
逻辑门电路有与门、或门、非门、异或门等，它们通过输入信号的逻辑运算，输出相应的逻辑结果。
组合逻辑电路是由逻辑门电路组成的，其输出仅与当前输入信号有关，与电路的过去状态无关。
本实验将设计一个简单的组合逻辑电路，实现特定功能。
三、实验仪器与设备1. 数字电路实验箱2. 逻辑门电路（如与非门、或非门、异或门等）3. 逻辑电平测试仪4. 线路板5. 电源四、实验内容1. 组合逻辑电路设计（1）设计一个三人表决电路三人表决电路的输入信号为三个人的投票结果，输出信号为最终的表决结果。
根据题意，当至少有两人的投票结果相同时，输出为“通过”；否则，输出为“不通过”。
（2）设计一个4选1数据选择器4选1数据选择器有4个数据输入端、2个选择输入端和1个输出端。
根据选择输入端的不同，将4个数据输入端中的一个输出到输出端。
2. 组合逻辑电路搭建与测试（1）搭建三人表决电路根据电路设计，将三个与门、一个或门和一个异或门连接起来，构成三人表决电路。
（2）搭建4选1数据选择器根据电路设计，将四个或非门、一个与非门和一个与门连接起来，构成4选1数据选择器。
（3）测试电路使用逻辑电平测试仪，测试搭建好的电路在不同输入信号下的输出结果，验证电路的正确性。
3. 实验结果与分析（1）三人表决电路测试结果当输入信号为（1，0，0）、（0，1，0）、（0，0，1）时，输出为“通过”；当输入信号为（1，1，0）、（0，1，1）、（1，0，1）时，输出为“不通过”。
测试结果符合设计要求。
（2）4选1数据选择器测试结果当选择输入端为（0，0）时，输出为输入端A的信号；当选择输入端为（0，1）时，输出为输入端B的信号；当选择输入端为（1，0）时，输出为输入端C的信号；当选择输入端为（1，1）时，输出为输入端D的信号。
《数字电路》实验报告
《数字电路》实验报告项目一逻辑状态测试笔的制作一、项目描述本项目制作的逻辑状态测试笔，由集成门电路芯片74HC00、发光二极管、电阻等元器件组成，项目相关知识点有：基本逻辑运算、基本门电路、集成逻辑门电路等；技能训练有：集成逻辑二、项目要求用集成门电路74HC00制作简易逻辑状态测试笔。
要求测试逻辑高电平时，红色发光二极管亮，测试逻辑低电平时绿色发光二极管亮。
三、原理框图四、主要部分的实现方案当测试探针A测得高电平时，VD1导通，三级管V发射级输出高电平，经G1反相后，输出低电平，发光二级管LED1导通发红光。
又因VD2截止，相当于G1输入端开路，呈高电平，输出低电平，G3输出高电平，绿色发光二级管LED2截止而不发光。
五、实验过程中遇到的问题及解决方法（1）LED灯不能亮：检查硬件电路有无接错；LED有无接反；LED有无烧坏。
（2）不能产生中断或中断效果：检查硬件电路有无接错；程序中有无中断入口或中断子程序。
（3）输入电压没有反应：数据原理图有没有连接正确，检查显示部分电路有无接错；4011逻辑门的输入端有无浮空。
六、心得体会第一次做的数字逻辑试验是逻辑状态测试笔，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都起先着手做了，心里很焦急可就是毫无头绪。
老师说要复制一些文件协助我们做试验（例如：试验报告模板、试验操作步骤、引脚等与试验有关的文件），还让我们先画原理图。
这时，关于试验要做什么心里才有了一个模糊的框架。
看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了逻辑测试笔的实操图。
后面几次都没有过，但最后真的发觉试验的次数多了，娴熟了，知道自己要做的是什么，明确了目标，了解了方向，其实也没有想象中那么困难。
七、元器件一逻辑状态测试笔电路八、附实物图项目二多数表决器电路设计与制作一、项目描述本项目是以组合逻辑电路的设计方法，用基本门电路的组合来完成具有多数表决功能的电路。
数字电路实验报告
数字电路实验目录实验一组合逻辑电路分析 (1)实验二组合逻辑实验（一） (5)实验三组合逻辑实验（三） (9)实验四触发器和计数器 (16)实验五数字电路综合实验 (20)实验六555集成定时器 (22)实验七数字秒表 (25)实验一组合逻辑电路分析一、参考元件1、74LS00（四2输入与非门）2、74LS20（双4输入与非门）二、实验内容1、组合逻辑电路分析A B C DX15 V图1.1 组合逻辑电路分析电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
实验表格记录如下：表1.1 实验分析：由实验逻辑电路图可知：输出X1=AB CD •=AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？X1X25 VABCD图1.2 密码锁电路分析实验真值表记录如下：表1.2 实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
实验二 组合逻辑实验（一）半加器和全加器 一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1、复习用门电路设计组合逻辑电路的原理和方法步骤。
2、复习二进制数的运算①用“与非”门设计半加器的逻辑图 ②完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图 ③完成用“异或”门设计三变量判奇电路的原理图 三、参考元件1、74LS283（集成超前4位进位加法器）2、74LS00（四2输入与非门）3、74LS51（双与或非门）4、74LS136（四2输入异或门） 四、实验内容1、用与非门组成半加器 由理论课知识可知：i S =i i A B ⊕=i i i i AB A B +=i i i i i i A B A A B B ••• i C =i i A B =i i A B根据上式，设计如下电路图：AiBi SiCi图2.1与非门设计半加器电路图得到如下实验结果：表2.1 半加器实验结果记录表格2、用异或门、与或非门、与非门组成全加器 由理论课知识可知：i S =1i i i A B C -⊕⊕ i C =1()i i i i i A B A B C -+⊕根据上式，设计如下电路：Ai BiCi-1SiCi图2.2 用异或门、与或非门、与非门设计的全加器表2.2 3、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0. 根据题目要求可知：输出L=ABC ABC ABC ABC A B C +++=⊕⊕ 则可以设计出如下电路：74LS136NA B CL图2.3 用异或门设计的3变量判奇电路根据上图，可以得到如下实验数据表格：表2.3 4、用“74LS283”全加器逻辑功能测试U174LS283NS U M _410S U M _313S U M _14S U M _21C 49B 411A 412B 315A 314B 22A 23B 16A 15C 07图2.4 元件74LS283利用74LS283进行如下表格中的测试：表2.4 “74LS283实验三 组合逻辑实验（三）数据选择器和译码器的应用 一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。
数电实验报告答案
实验名称：数字电路基础实验实验目的：1. 熟悉数字电路的基本原理和基本分析方法。
2. 掌握数字电路实验设备的使用方法。
3. 培养动手实践能力和分析问题、解决问题的能力。
实验时间：2023年X月X日实验地点：实验室XX室实验仪器：1. 数字电路实验箱2. 万用表3. 双踪示波器4. 数字信号发生器5. 短路线实验内容：一、实验一：基本逻辑门电路实验1. 实验目的- 熟悉与门、或门、非门的基本原理和特性。
- 学习逻辑门电路的测试方法。
2. 实验步骤- 连接实验箱，设置输入端。
- 使用万用表测量输出端电压。
- 记录不同输入组合下的输出结果。
- 分析实验结果，验证逻辑门电路的特性。
3. 实验结果与分析- 实验结果与理论预期一致，验证了与门、或门、非门的基本原理。
- 通过实验，加深了对逻辑门电路特性的理解。
二、实验二：组合逻辑电路实验1. 实验目的- 理解组合逻辑电路的设计方法。
- 学习使用逻辑门电路实现组合逻辑电路。
2. 实验步骤- 根据设计要求，绘制组合逻辑电路图。
- 连接实验箱，设置输入端。
- 测量输出端电压。
- 记录不同输入组合下的输出结果。
- 分析实验结果，验证组合逻辑电路的功能。
3. 实验结果与分析- 实验结果符合设计要求，验证了组合逻辑电路的功能。
- 通过实验，掌握了组合逻辑电路的设计方法。
三、实验三：时序逻辑电路实验1. 实验目的- 理解时序逻辑电路的基本原理和特性。
- 学习使用触发器实现时序逻辑电路。
2. 实验步骤- 根据设计要求，绘制时序逻辑电路图。
- 连接实验箱，设置输入端和时钟信号。
- 使用示波器观察输出波形。
- 记录不同输入组合和时钟信号下的输出结果。
- 分析实验结果，验证时序逻辑电路的功能。
3. 实验结果与分析- 实验结果符合设计要求，验证了时序逻辑电路的功能。
- 通过实验，加深了对时序逻辑电路特性的理解。
四、实验四：数字电路仿真实验1. 实验目的- 学习使用数字电路仿真软件进行电路设计。
数字电路实验报告
数字电路实验报告实验目的本实验的目的是通过对数字电路的实际操作，加深对数字电路原理和实验操作的理解。
通过实验，理论联系实际，加深学生对数字电路设计和实现的认识和理解。
实验内容本次实验的实验内容主要包括以下几个方面：1.数码管显示电路实验2.时序电路实验3.组合电路实验实验仪器和器材本次实验所使用的仪器和器材包括：•真空发光数字数码管•通用数字逻辑芯片•实验箱•数字电路设计软件•示波器数码管显示电路实验在数码管显示电路实验中，我们将使用真空发光数字数码管和逻辑芯片来实现数字数码管的显示功能。
具体的实验步骤如下：1.按照实验箱上的电路图，将逻辑芯片及其它所需器件正确连接。
2.通过数字电路设计软件，编写和下载逻辑芯片的程序。
3.观察数码管的显示效果，检查是否符合预期要求。
时序电路实验时序电路是数字电路中非常重要的一部分，通过时序电路可以实现各种各样的功能。
在时序电路实验中，我们将通过设计一个简单的计时器电路来学习时序电路的设计和实现。
具体的实验步骤如下：1.在实验箱上按照电路图连接逻辑芯片及其它所需器件。
2.通过数字电路设计软件，编写和下载逻辑芯片的程序。
3.通过示波器观察时序电路的波形，检查是否符合设计要求。
组合电路实验组合电路是由多个逻辑门组合而成的电路，可以实现各种逻辑功能。
在组合电路实验中，我们将使用逻辑芯片和其他器件，设计并实现一个简单的闹钟电路。
具体的实验步骤如下：1.在实验箱上按照电路图连接逻辑芯片及其它所需器件。
2.通过数字电路设计软件，编写和下载逻辑芯片的程序。
3.测试闹钟电路的功能和稳定性，检查是否符合设计要求。
实验结果与分析通过以上的实验，我们成功地实现了数码管显示、时序电路和组合电路的设计和实现。
实验结果表明，在正确连接逻辑芯片和其他器件，并编写正确的程序的情况下，我们可以实现各种各样的数字电路功能。
通过实验过程中的观察和测试，我们也发现了一些问题和改进的空间。
例如，在时序电路实验中，我们发现时序电路的波形不够稳定，可能需要进一步优化。
VHDL数字电路课程实验报告
VHDL数字电路课程实验报告实验一8分频器一、实验要求：分别用信号量和变量实现八分频器二、实验过程：1、代码：8分频器vhdlibrary ieee;use ieee.std_logic_1164.all;entity freq_divider isport(clk: in std_logic;out1, out2: buffer bit);end freq_divider;architecture example of freq_divider issignal count1: integer range 0 to 7;beginprocess(clk)variable count2: integer range 0 to 7;beginif(clk'event and clk='1') thencount1<=count1+1;count2:=count2+1;if(count1=3) thenout1<=not out1;count1<=0;end if;if(count2=4) thenout2<=not out2;count2:=0;end if;end if;end process;end example;八分频器tbLIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY fd_tb isEND fd_tb;architecture behavior of fd_tb iscomponent freq_dividerport(clk:IN STD_LOGIC;out1, out2: buffer bit);end component;signal clk:std_logic;signal out1,out2:bit;beginu1: freq_divider port map(clk,out1,out2);processbeginclk<='0';wait for 50 ns;loopclk<=not clk;wait for 25 ns;end loop;end process;end behavior;2、结果图：实验二实现例8.6一、实验要求：电路只有一个输入时钟信号，输出信号在适中的两个边沿都会发生变化二、实验内容：1、代码信号发生器vhdENTITY signal_gen ISPORT (clk: IN BIT;outp: OUT BIT);END signal_gen;ARCHITECTURE fsm OF signal_gen ISTYPE state IS (one, two, three);SIGNAL pr_state1, nx_state1: state;SIGNAL pr_state2, nx_state2: state;SIGNAL out1, out2: BIT;BEGINPROCESS(clk)BEGINIF (clk'EVENT AND clk = '1') THENpr_state1 <= nx_state1;END IF;END PROCESS;PROCESS (clk)BEGINIF (clk'EVENT AND clk = '0') THENpr_state2 <= nx_state2;END IF;END PROCESS;PROCESS (pr_state1)BEGINCASE pr_state1 ISWHEN one =>out1 <= '0';nx_state1 <= two;WHEN two =>out1 <= '1';nx_state1 <= three;WHEN three =>out1 <= '1';nx_state1 <= one;END CASE;END PROCESS;PROCESS (pr_state2)BEGINCASE pr_state2 ISWHEN one =>out2 <= '1';nx_state2 <= two;WHEN two =>out2 <= '0';nx_state2 <= three;WHEN three =>out2 <= '1';nx_state2 <= one;END CASE;END PROCESS;outp <= out1 AND out2;END fsm;信号发生器tbentity tb_fsm isend tb_fsm;architecture behavior of tb_fsm is component signal_gen isport( clk: in bit;outp: out bit);end component;signal clk,outp:bit;beginu1: signal_gen port map(clk,outp); processbeginclk<='0';wait for 20 ns;loopclk<=not clk;wait for 10 ns;end loop;end process;end behavior;2、结果图实验三常数比较器一、实验要求常数比较器，用于比较的变量位宽应大于等于常数二、实验内容1、代码常数比较器vhdLIBRARY ieee;USE ieee.std_logic_1164.all;entity compare isport(b: in integer range 0 to 15;x1,x2,x3: out std_logic);end compare;architecture compare of compare isconstant a: integer:=10;beginx1<='1' when a>b else '0';x2<='1' when a=b else '0';x3<='1' when a<b else '0';end compare;常数比较器tbLIBRARY ieee;USE ieee.std_logic_1164.all;entity tb_compare isend tb_compare;architecture behavior of tb_compare iscomponent compareport(b: in integer range 0 to 15;x1,x2,x3: out std_logic);end component;signal b: integer;signal x1,x2,x3: std_logic;beginu1: compare port map(b, x1,x2,x3);processbeginb<=5; wait for 10 ns;b<=8; wait for 10 ns;b<=10; wait for 10 ns;b<=13; wait for 10 ns; b<=10; wait for 10 ns; b<=3; wait for 10 ns; end process;end behavior;2、结果图实验四序列检测器一、实验要求序列检测’1001’弱检测到，输出‘1‘，否则输出’0‘二、实验内容1、状态图2、代码序列检测器vhdlibrary ieee;use ieee.std_logic_1164.all;entity string_detector isport(datain,clk: in bit;q: out bit);end string_detector;architecture sd of string_detector istype state is (zero, one, two, three, four);signal pr_state, nx_state: state;beginprocess(clk)beginif(clk'event and clk='1') thenpr_state<=nx_state;end if;end process;process(datain, pr_state)begincase pr_state iswhen zero=>q<='0';if(datain='1') then nx_state<=one;else nx_state<=zero;end if;when one=>q<='0';if(datain='0') then nx_state<=two;else nx_state<=zero;end if;when two=>q<='0';if(datain='0') then nx_state<=three;else nx_state<=zero;end if;when three=>q<='0';if(datain='1') then nx_state<=four;else nx_state<=zero;end if;when four=>q<='1';nx_state<=zero;end case;end process;end sd;序列检测器tb------------------------------------------------------------------ library ieee;use ieee.std_logic_1164.all;------------------------------------------------------------------ entity testBench isend testBench;------------------------------------------------------------------architecture test of testBench iscomponent string_detector isport(datain,clk: in bit;q: out bit);end component;signal datain,clk:bit;signal q:bit;beginSD: string_detector port map(datain,clk,q);processbeginfor i in 0 to 100 loopclk<='0';wait for 10 ns;clk<='1';wait for 10 ns;end loop;end process;processbegindin<='1';wait for 20ns;din<='0';wait for 20ns;din<='0';wait for 20ns;din<='0';wait for 20ns;din<='1';wait for 20ns;din<='0';wait for 20ns;din<='0';wait for 20ns;din<='1';wait for 20ns;din<='0';wait for 20ns;din<='1';wait for 20ns;din<='0';wait for 20ns;end process;end test;3、结果图。
数字电路实验报告实验
数字电路实验报告实验一、引言数字电路是计算机科学与工程学科的基础，它涵盖了数字信号的产生、传输、处理和存储等方面。
通过数字电路实验，我们可以深入了解数字电路的原理和设计，掌握数字电路的基本知识和实验技巧。
本报告旨在总结和分析我所进行的数字电路实验。
二、实验目的本次实验的目的是通过搭建和测试电路，验证数字电路的基本原理，掌握数字电路实验中常用的实验仪器和操作方法。
具体实验目的如下：1. 组装和测试基础门电路，包括与门、或门、非门等。
2. 理解和实践加法器电路，掌握准确的运算方法和设计技巧。
3. 探究时序电路的工作原理，深入了解时钟信号和触发器的应用。
三、实验装置和材料1. 模块化数字实验仪器套装2. 实验台3. 数字电路芯片（例如与门、或门、非门、加法器、触发器等）4. 连接线、电源、示波器等。
四、实验步骤及结果1. 实验一：组装和测试基础门电路在实验台上搭建与门、或门、非门电路，并连接电源。
通过连接线输入不同的信号，测试输出的结果是否与预期一致。
记录实验步骤和观察结果。
2. 实验二：实践加法器电路将加法器电路搭建在实验台上，并输入两个二进制数字，通过加法器电路计算它们的和。
验证求和结果是否正确。
记录实验步骤和观察结果。
3. 实验三：探究时序电路的工作原理将时序电路搭建在实验台上，并连接时钟信号和触发器。
观察触发器的状态变化，并记录不同时钟信号下的观察结果。
分析观察结果，总结时序电路的工作原理。
五、实验结果与分析1. 实验一的结果与分析：通过测试与门、或门、非门电路的输入和输出，我们可以观察到输出是否与预期一致。
若输出与预期一致，则说明基础门电路连接正确，电路工作正常；若输出与预期不一致，则需要检查电路连接是否错误，或者芯片损坏。
通过实验一，我们可以掌握基础门电路的搭建和测试方法。
2. 实验二的结果与分析：通过实践加法器电路，我们可以输入两个二进制数字，并观察加法器电路的运算结果。
如果加法器电路能正确计算出输入数字的和，则说明加法器电路工作正常。
数电实验报告东大
一、实验目的1. 理解数字电路的基本组成和基本原理。
2. 掌握常用数字电路的分析和设计方法。
3. 提高动手实践能力，加深对数字电路理论知识的理解。
二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。
2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。
3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。
五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。
- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。
2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。
3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2016-6-12 数字电路实验报告姓名：***学号：*************班级：1401学院：电气工程学院专业：电气工程及其自动化目录实验一逻辑门电路的逻辑功能及测试 (2)实验二组合逻辑电路的设计（半加器与全加器） (6)实验三数据选择器及应用 (9)实验四触发器和计数器 (12)实验五脉冲的产生的与整形电路 (21)实验一逻辑门电路的逻辑功能及测试一．实验目的1．掌握了解TTL系列、CMOS系列外形及逻辑功能。
2．熟悉各种门电路参数的测试方法。
3. 熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。
二、实验仪器及材料1.数电实验箱、双踪示波器、数字万用表。
2.TTL器件：74LS00 二输入端四与非门 1片 74LS02 二输入端四或非门 1 片三．预习要求和思考题：1．预习要求：1）复习门电路工作原理及相应逻辑表达式。
2）常用TTL门电路的功能、特点。
3）熟悉所用集成电路的引线位置及各引线用途。
4）用multisim软件对实验进行仿真并分析实验是否成功。
四．实验原理1．本实验所用到的集成电路的引脚功能图见附录。
2．门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。
TTL集成门电路的工作电压为“5V±10%”。
本实验中使用的TTL集成门电路是双列直插型的集成电路，其管脚识别方法：将TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，依次为1、2、3、4············。
如图 1—1 所示。
具体的各个管脚的功能可通过查找相关手册得知，本书实验所使用的器件均已提供其功能。
图1—1五.实验内容及步骤选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及GND不能连接错。
线连接好后经检查无误方可通电实验。
实验中需要改动接线时，必须断开电源，接好后检查无误再通电实验。
1. TTL门电路功能测试。
TTL与非门74LS00、和或非门74LS02分别按图1-2连线：输入端Ａ、Ｂ接逻辑开关，输入端Ｙ接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表1-1中：表1-1Multisim电路图：2.TTL门电路多余输入端的处理方法：将74LS00和74LS02按图示1-2连线后，A输入端分别接地、高电平、悬空、与B端并接，观察当B端输入信号分别为高、低电平时，相应输出端的状态，并填表1-2.表1-23.用与非门实现或非逻辑功能:̅̅̅̅̅̅̅̅̅̅̅̅,写出逻辑表达式，画出逻辑图，连线测试其功能，用74LS00实现与或非逻辑Y=AB+CD改变四输入信号A、B、C、D的输入状态，观察输出状态，填写逻辑真值表，总结用与非门实现其他逻辑功能的一般步骤。
逻辑表达式：̅̅̅̅̅̅̅̅̅̅̅̅Y=AB+CD逻辑图：Multisim电路图：逻辑真值表：用与非门实现其他逻辑功能的一般步骤:五．实验报告1．按各步骤完成各项实验内容。
2. 通过实验分析，总结用与非门实现其他逻辑功能的一般步骤。
答：写逻辑真值表，写出逻辑表达式，画出逻辑图，连线测试其功能。
实验二组合逻辑电路的设计（半加器与全加器）一、实验目的1.掌握组合逻辑电路的分析与设计方法。
2.熟悉组合逻辑电路的特点。
二、实验仪器及材料a)数电实验箱、双踪示波器、数字万用表。
b) 参考元件：74LS86、74LS00。
三、预习要求及思考题1．预习要求：复习组合逻辑电路的分析和设计方法。
复习半加器、全加器的工作原理.根据设计任务要求，设计组合逻辑电路，画出逻辑图.用multisim软件对实验进行仿真并分析实验是否成功。
四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2. 用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、Bi、Ci分别为一个加数、另一个加数、低位向本位的进位；Si、Ci+1分别为本位和、本位向高位的进位。
表 2-1 全加器真值表1 0 1 0 11 1 0 0 11 1 1 1 12）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四 2 输入异或门（74LS86）和四 2 输入与非门（74LS00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、Bi、Ci接逻辑开关，输出Si、Ci+1接发光二极管。
改变输入信号的状态验证真值表。
5）画出实验电路连线示意图（multisim）：经过仿真，实验结果与理论值相等。
2.试用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0。
（请按照设计步骤独立完成之）1）列出真值表，如下表2-2。
其中A、B、C代表三个变量，Y代表输出。
表2-2 3变量判奇电路2）由表2-23变量判奇电路真值表写出函数表达式。
Y=A ̅B ̅C+A ̅BC ̅+AB ̅C ̅+ABC3）将上面逻辑表达式转换为能用四 2 输入异或门（74LS86）实现的表达式。
Y=A⊕B⊕C4）画出逻辑电路图如图2-2，并在图中标明芯片引脚号。
5）画出实验电路连线示意图（multisim）：经过仿真验证，实验结果与理论值相等。
五、实验报告要求：1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。
2．设计3变量判奇电路时需写出真值表及得到相应输出表达式以及逻辑电路图。
3．总结中规模集成电路的使用方法及功能。
实验三数据选择器及应用一、实验目的1.熟悉中规模集成数据选择器的逻辑功能及测试方法。
2.学习用集成数据选择器进行逻辑设计。
二、实验仪器及材料a)数电实验箱、双踪示波器、数字万用表。
b)参考元件：数据选择器74LS153一片。
三、实验预习要求及思考题1．预习要求：1）熟悉74LS153的工作原理及使用方法。
2）根据实验内容要求，写出设计的全过程，画出实验电路图。
3）用 multisim 软件对实验进行仿真并分析实验是否成功。
四、实验原理1.74LS153的引脚功能图见附录。
2.数据选择器数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。
用数据选择器实现组合逻辑函数1）选择器输出为标准与或式，含地址变量的全部最小项。
例如四选一数据选择器输出如下：而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。
N 个地址变量的数据选择器，不需要增加门电路最多可实现N+1个变量的逻辑函数。
2）步骤：①写出函数的表准与或式，和数据选择器输出信号表达式。
②对照比较确定选择器各输入变量的表达式。
③根据采用的数据选择器和求出的表达式画出连线图。
五、实验内容1．验证74LS153的逻辑功能将双四选一多路数据选择器74LS153 接成的电路如图3-1所示,将A1、A0接逻辑开关，数据输入端D0～D3接逻辑开关，输出端Y接发光二极管。
观察输出状态并填表3-1。
表 3-1图 3-1实验电路连线示意图（multisim）：2．用双4选1数据选择器74LS153实现全加器1)写出设计过程。
2)画出接线图并在74LS153上连接好电路。
3)验证逻辑功能。
1）设计过程全加器真值表Ai Bi Ci Si Ci+10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1得：其中AiBi ci̅+AiBiCi=AiBi(1+0)四选一数据选择器输出如下：对照比较确定选择器各输入变量的表达式得：A1、A0作为两个输入变量，即加数和被加数A、B，D0～D3为第三个输入变量，即低位进位Ci，1Y为全加器的和Si，2Y全加器的高位进位C i+1，则可令数据选择器的输入为：A1=A,A0=B,1DO=1D3=Ci，1D1=1D2=Ci̅，2D0=0,2D3=1,2D1=2D2=Ci，1Y=Si,2Y=C i+1;2)画出接线图并在74LS153上连接好电路。
74ls04为六反相器3)验证逻辑功能。
经仿真，实验结果与理论值相同。
六、实验报告要求：用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试；总结实验收获、体会。
实验四触发器和计数器一、实验目的1．熟悉基本RS触发器、D触发器、JK触发器的逻辑功能与特点。
2．了解二进制计数器工作原理。
3．掌握利用中规模集成电路计数器构成任意进制计数器的方法。
二、实验仪器及材料a)数电实验箱、双踪示波器、数字万用表。
b)参考元件：与非门74LS00、D触发器74LS74、JK触发器74LS76、四位二进制计数器74LS161。
三、预习要求和思考题：1．预习要求：1）触发器逻辑功能及其表示方法及触发方式。
2）根据指定的任务和要求设计电路,画出逻辑图及理论分析的工作波形,以便与实验比较3）用multisim软件对实验进行仿真并分析实验是否成功。
四、实验原理1．74LS00、74LS74、74LS161各引脚功能图见附录。
2．在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数信号的寄存，位移寄存，分频和波形发生等。
使用时，查清所用集成块的型号、外型及引线排列。
3．在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触发器。
本实验采用74LS76双JK触发器，是下降边沿除法的边沿触发器。
J-K触发器使用时要查清引线排列，其特征方程为4．计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。