实验二基本逻辑门电路功能测试与组合
组合逻辑电路实验报告
组合逻辑电路实验报告图6-1：O型静态险象如图6-1所示电路其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。
然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。
进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。
为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。
还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。
实验设备与器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．逻辑电平开关5．0-1指示器（3）根据真值表画出逻辑函数Si、Ci的卡诺图（4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。
4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。
根据全加器的逻辑表达式全加和Di =（Ai⊕Bi）⊕Di-1进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi可知一位全加器可以用两个异或门和两个与门一个或门组成。
（1）画出用上述门电路实现的全加器逻辑电路。
（2）按所画的原理图，选择器件，并在实验箱上接线。
（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。
5．观察冒险现象按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。
并用添加校正项方法消除险象。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
基本逻辑门逻辑功能测试实验报告
基本逻辑门逻辑功能测试实验报告本实验主要是对基本逻辑门的逻辑功能进行测试，通过测试不同门的逻辑功能，掌握基本逻辑门的使用方法，了解它们在电路设计中的应用。
本实验采用了数字电路实验箱和万用表等实验工具，进行实验的设计和测试，最终得到了实验数据和结论。
关键词：基本逻辑门；逻辑功能；测试；电路设计一、实验目的本实验的主要目的是：1. 了解基本逻辑门的种类和原理；2. 掌握基本逻辑门的使用方法；3. 通过测试不同门的逻辑功能，了解它们在电路设计中的应用。
二、实验原理1. 基本逻辑门的种类和原理基本逻辑门包括与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、同或门（NOR）和与非门（NAND）。
它们的逻辑功能如下：（1）与门（AND）：当且仅当所有输入都为1时，输出才为1，否则为0。
（2）或门（OR）：当且仅当所有输入都为0时，输出才为0，否则为1。
（3）非门（NOT）：当输入为0时，输出为1；当输入为1时，输出为0。
（4）异或门（XOR）：当且仅当输入不相同时，输出为1，否则为0。
（5）同或门（NOR）：当且仅当所有输入都相同时，输出为1，否则为0。
（6）与非门（NAND）：当且仅当所有输入都为1时，输出为0，否则为1。
2. 基本逻辑门的使用方法基本逻辑门的使用方法如下：（1）与门（AND）：将两个或多个输入接到与门的输入端，将输出接到需要的电路中。
（2）或门（OR）：将两个或多个输入接到或门的输入端，将输出接到需要的电路中。
（3）非门（NOT）：将输入接到非门的输入端，将输出接到需要的电路中。
（4）异或门（XOR）：将两个输入接到异或门的输入端，将输出接到需要的电路中。
（5）同或门（NOR）：将两个或多个输入接到同或门的输入端，将输出接到需要的电路中。
（6）与非门（NAND）：将两个或多个输入接到与非门的输入端，将输出接到需要的电路中。
三、实验设计本实验采用数字电路实验箱和万用表等实验工具，进行实验的设计和测试。
数字电路实验报告1. 门电路逻辑功能及测试
门电路逻辑功能及测试1.实验目的➢熟悉门电路逻辑功能；➢掌握数字示波器的使用方法。
2.预习要求➢复习门电路工作原理及相应逻辑表达式；➢阅读本实验所用各门电路IC 的数据手册；➢熟悉所用集成电路的引线位置及各引线用途；➢了解数字示波器使用方法。
3.实验器材4.实验内容4.1测试门电路逻辑功能⑴ 选用双四输入与非门74LS20 一只，插入面包板，按图1.1 接线⑵ 将逻辑电平开关按表 1.1 状态转换，测出输出逻辑状态值及电压值填表。
表 1.100.1231 4.021 4.021 4.021 4.024.2 逻辑电路的逻辑关系⑴ 用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。
0 0 01 1 01 1 00 0 1⑵ 写出两个电路的逻辑表达式。
Y=A'B+AB' Z=AB4.3利用与非门控制输出用一片 74LS00 按图 1.4 接线。
S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。
在下面画出波形图：4.3.14.3.24.4用与非门组成其他门电路⑴ 组成或非门：1 0 0 0 0 1 1 0用一片二输入端四与非门组成或非门画出电路图，测试并填表1.4。
⑵ 组成异或门：①将异或门表达式转化为与非门表达式：A'B+AB'=[(A'B+AB')']'=[(A'B)'(AB')']'②画出逻辑电路图③测试并填表 1.5。
4.5异或门逻辑功能测试选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。
将电平开关按表1.6 的状态转换，将结果填入表中。
0 0 0 0.000671 0 1 5.020 0 0 0.000670 1 1 5.020 0 0 0.000671 1 0 0.001324.6 逻辑门传输延迟时间的测量用六反相器 74LS04 逻辑电路按图 1.6 接线，输入 1KHz 脉冲，将输入脉冲和输出脉冲分别接入数字示波器两路输入端，观察并记录输入、输出端的延时值，计算出每个门的平均延时值。
实验二 组合逻辑电路设计
实验五组合逻辑电路设计（此项实验为设计性实验）设计性综合实验要求：1．根据设计任务要求，从单元电路的设计开始选择设计方案。
根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。
2．通过安装调试，实现设计中要求的全部功能。
3．写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。
一、实验目的1. 掌握组合逻辑电路的设计方法。
2. 能够熟练的、合理的选用集成电路器件。
3．提高电路布局、布线及检查和排除故障的能力。
4．培养书写设计性综合实验报告的能力。
二、设计任务与要求1．设计一个一位半加器和全加器。
2．设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。
3．对所设计电路进行连接、验证，并写出结果。
三、实验原理及参考电路组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路设计的一般步骤如图5-1所示。
图5－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后用实验来验证设计的正确性。
- 19 -1.组合逻辑电路的设计过程用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：a.根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。
b.由卡诺图得出逻辑表达式，并简化成“与非”的形式Y＝ABC＋BCD＋ACD＋ABD＝)′)′()′()′()′((ABCACDBCDABCc.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。
表5－1表5－2d.用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好所选集成块。
数电实验2-组合逻辑电路装测调试方法
暨南大学本科实验报告专用纸课程名称数字电子技术实验成绩评定实验项目名称组合逻辑电路装测调试方法指导教师实验项目编号071200031实验项目类型验证+设计实验地点实B406 学生姓名学号学院电气信息学院专业实验时间2016年4月19 日一、实验目的1.学习应用实验的方法分析组合逻辑电路。
2.学习数字电路设计和装测调试方法。
3.学习数字系统综合实验平台可编辑数字波形发生器使用方法。
二、实验器件、设备和仪器1. 三3输入与非门74LS10 1片2. 双4输入与非门74LS20 1片3. 4异或门74LS86 1片4. 6反相器74LS04 1片5. 四2输入与非门74LS00 1片6. PC机（数字信号显示仪） 1台7. GOS－6051示波器 1台8. 数字万用表UT56 1台9. TDS－4数字系统综合实验平台 1台三、实验原理1.芯片引脚图2.组合逻辑电路测试方法介绍数字电路静态测试方法指的是：给定数字电路若干组静态输入值，测定数字电路的输出值是否正确。
数字电路状态测试的过程是在数字电路设计好后，将其安装连接成完整的线路，把线路的输入接到逻辑电平开关上，线路的输出接到电平指示灯（LED）或用万用表测量进行电平测试,按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。
数字电路电平测试是测量数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。
静态测试是检查设计与接线是否正确无误的重要一步。
数字电路动态测试方法是：在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试，动态测试的主要目的测试电路的频率特性（如测试电路使用时的频率范围）等）及稳定特性等。
四、实验内容1.用实验方法分析由异或门组成的组合逻辑电路①用一片74LS86按图1连接逻辑电路。
②采用静态测试方法进行逻辑电路测试。
接好电路后，将输入信号用逻辑开关置入（由逻辑电平信号源提供输入信号），输出结果输出接LED指示灯通过逻辑电平指示灯进行显示测试。
经典：2、组合逻辑电路(半加器全加器及逻辑运算)
实验二 组合逻辑电路（半加器全加器及逻辑运算）
三、必须掌握的知识点 1、实验芯片介绍
3
实验二 组合逻辑电路（半加器全加器及逻辑运算）
三、必须掌握的知识点
2、什么是组合逻辑电路
数字逻辑电路分为两大类： 1、组合逻辑电路； 2、时序逻辑电路。 组合逻辑电路特点：电路当前得输出仅取决于当前的 输入信号，输出信号随输入信号的变化而改变，与电 路原来的状态无关，这种电路无记忆功能。这就是组 合逻辑电路在逻辑功能上的共同特点。
请大家自觉遵守！谢谢！
20
15
实验二 组合逻辑电路（半加器全加器及逻辑运算）
3、测试全加器的逻辑功能
①写出以下电路的逻辑表达式；②根据表达式列出真值表；③根 据真值表画逻辑函数的卡诺图；④连接电路，根据不同的输入状 态，记录输出结果。
16
实验二 组合逻辑电路（半加器全加器及逻辑运算）
4、测试用异或、与或和非门组成的全加器
13 17
实验二 组合逻辑电路（半加器全加器及逻辑运算）
五、实验报告
1、整理实验数据、图表并对实验结果 进行分析讨论。
2、总结组合逻辑电路的分析方法。
关于悬空的问题 无论是TTL还是CMOS 多余或暂时不用的输入端不能悬空，可按以（1）与其它输 入端并联使用。（2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端接电源， 将或门、或非门的多余输入端接地。
SABCi +ABCi +ABCi +ABi C ABCi
Co AB+ABCi +ABCi
AB+(AB)Ci
A
AB ABCi S
A
S
B Ci
AB CO
组合逻辑实验报告
篇一：组合逻辑电路实验报告甘肃政法学院本科生实验报告（组合逻辑电路的设计）姓名: 学院: 专业: 班级:实验课程名称:数字电子技术基础实验日期: 指导教师及职称: 实验成绩: 开课时间：甘肃政法学院实验管理中心印制篇二：组合逻辑电路实验报告课程名称：数字电子技术基础实验指导老师：樊伟敏实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得一．实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。
2.熟悉74ls00、74ls11、74ls55等基本门电路的功能及其引脚。
3.掌握组合集成电路元件的功能检查方法。
4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备74ls00（与非门） 74ls55（与或非门） 74ls11（与门）导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析（必填）实验报告(一)一位全加器1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。
i-1异或门可通过ai ?bi?ab?ab,即一个与非门；（74ls00），一个与或非门（74ls55）来实现。
ci = ai bi +(ai?bi)c再取非，即一个非门（i-1?ai bi +(ai?bi)ci-1，通过一个与或非门ai bi +(ai?bi)ci-1，用与非门）实现。
1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。
图11实验名称：组合逻辑实验姓名：学号：1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能，真值表：(二)奇偶位判断器2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一基本逻辑门电路功能测试与组合，4学时
一、实验概述
安装仿真软件proteus，熟悉器件选取和连线方法；分别测试芯片
74LS04，74LS08，74LS32，74LS00，74LS86等的电路功能；测试组合逻辑电路功能；利用与非门组成其它逻辑门电路；设计简易数字密码锁。
二、实验目的和要求
1.熟悉proteus软件的操作
2.熟悉数字集成电路的封装和引脚排列
3.掌握与、或、非基本逻辑门电路的逻辑功能
4.掌握与非门、或非门、异或门等的逻辑功能
三、主要原理及概念
1.门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输
入与输出之间存在一定的逻辑关系。
2.本实验所用到的集成电路的引脚功能图见图1-1：
图1-1 常见集成电路引脚图
3.各逻辑门电路的概念及功能参考教材。
四、实验内容 1.逻辑门功能测试
将芯片74LS04，74LS08，74LS32，74LS00，74LS86等分别按图1-2连线：输入端A 、B 接逻辑开关，输出端Y 接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表1-1中：
表1-1 逻辑门电路的逻辑关系
2.组合电路逻辑功能测试
用74LS00集成电路，按图1-3连线，将输入、输出的逻辑关系分别填入表1-2中。
说明A 、B 与Y 、Z 之间的逻辑关系。
表1-2 组合逻辑电路的逻辑关系
图1-3 组合逻辑电路
3. 利用与非门组成其它逻辑门电路
例如用二输入与非门74LS00（或74HC00）组成非门： 写出转换公式：Y=A =A A • =1•A 。
输入 输出 A B Y
输入 输出
A B Y Z
画出如下原理图：
图1-4 二输入与非门组成非门原理图
在原理图上标上引脚号，按照原理图接线验证，将结果记录到真值表。
（1） 用二输入与非门组成或门 表1-3用与非门组成 门 （2） 用二输入与非门组成与门 （3） 用二输入与非门组成异或门 （4） 用二输入与非门组成四输入与非门 （5） 用四输入与非门组成二输入与非门
写出以上门电路转换公式，画出电路图，用proteus 接线验证，根据表1-3的式样填真值表。
4. 设计一个4位二进制数为密码的数字密码锁，功能框图见图1-5，如果A1、B1、C1、D1输入的密码与事先设置的密码A0、B0、C0、D0一样时，开锁灯亮；密码错误时，警报灯亮。
元器件可以选择74LS86异或门、与非门、或门、非门、与门等。
图1-5 数字密码锁
五、实验总结
1. 按要求填写各表
2. 画出实验内容3中各转换电路图，写出转换公式
3. 通过实验分析门电路多余端的处理方法
A B
Y
0 0 0 1 1 0 1 1
4.画出数字密码锁电路图，并验证结果。