Cadence原理图设计技巧
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Cadence原理图设计技巧一、工具栏介绍
二、原理图设计规范
三、原理图设计基本步骤
生成文件
网表用于制作PCB文件
元器件明细用于制作明细表
元器件清单用于器件采购
Tcl文件用于导入Quartus II进行FPGA管脚验证
个人经验:生成的文件以pdf格式打印出来(包括原理图),更加方便使用
四、常用操作
(1)元器件镜像翻转:选中后Edit/Mirror/Horizontally (水平)
/Vertically (垂直)
(2)Edit text内容换行:Ctrl+Enter
(3)元器件批量修改:选中所需修改的元器件,右键Edit Properties
(4)在管脚标示上加横线Eg:1OE—》1O\E\ 回车
(5)元件库中填充:选中闭环的图形,右键选中Edit Properties File style下拉列表选中Soild
常用快捷键
-
1.放大/缩小——I/O或Ctrl+滚轮上/下
2.放置元器件——P
3.放置地——G
4.元器件旋转——R
5.放置wire——W
6.放置Net——N
7.放置Text——T
五、基本技巧
1.Find功能使用
然后点击工程dsn文件,Ctrl+F调出查找
Match Case:大小写匹配
Highlight :高亮显示所查网络/器件
2.生成元器件清单
选中DSN文件,Tools/Bill of Materials
3.如何检查原理图错误
(1)查看原理图中的元器件信息
如下图
(2)查看网络信息
双击某一网络即可查看其在原理图中的位置,进而检查原理图错误(3)DRC检查
选中工程DSN文件,Tools/Design Rules Check
4.从原理图中导出网表
设置完毕之后,会在指定路径下产生pstchip.dat,pstxnet.dat,patxprt.dat文件
pstchip.dat :记录的是各个封装的相关参数
pstxnet.dat :记录各个器件引脚的电气连接关系
patxprt.dat :记录的是各个器件对应的封装类型
5.关于输出文件的打印
File/Print,
选中Setup进行打印设置,选中虚拟打印机,这里安装的是Adobe PDF(Acrobat 9.0 Pro)
然后选择纸张大小、方向,确定即可。
6.从原理图中导出FPGA芯片的TCL文件
这个Tcl文件可以直接导入Quartus II中进行管脚验证
这样就导出了原理图中FPGA芯片的TCL文件,将TCl文件放入Quartus II工程的文件夹下,然后导入Quartus II工程当中。
.
.
打开Quartus II工程,Tools/Tcl Scrips 选中Tcl文件,Run,就OK了!