加法器 数电实验报告三
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验三加法器
一、实验目的
1、掌握用SSI器件实现全加器的方法。
2、掌握用MSI组合逻辑器件实现全加器的方法。
3、掌握集成加法器的应用。
二、实验设备及器件
1、数字逻辑电路实验板1块
2、74HC(LS)00(四二输入与非门)1片
3、74HC(LS)86(四二输入异或门)1片
4、74HC(LS)153(双四选一数据选择器)1片
5、74HC(LS)283(4位二进制全加器)1片
三、实验原理
组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点,就是在任意时刻电路的输出仅取决于该时刻的输入信号,而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能,设计出实现这些功能的组合逻辑电路。不考虑低位进位,只本位相加,称半加。实现半加的电路,为半加器。考虑低位进位的加法称为全加。实现全加的电路,为全加器。实现三个输入变量(一位二进制数)全加运算功能的电路称为1位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式,其中比较简单的一种电路是采用多个1位全加器并行相加,逐位进位的方式。
实验用器件管脚介绍:
1、74HC(LS)00(四二输入与非门)管脚如下图所示。
2、74HC(LS)86(四二输入异或门)管脚如下图所示。
3、74HC(LS)153(双四选一数据选择器)管脚如下图所示。
4、74HC(LS)283(4位二进制全加器)管脚如下图所示。
四、实验内容与步骤
1、用门电路实现全加器(基本命题)
参照表达式S i=A i ⊕B i ⊕C i C i+1 = ( A i ⊕B i )C i+A i B i其中为本位和,S i为低位向本位的进位,C i+1为本位向高位进位,设计用与非门74HC(LS)00及异或门74HC(LS)86实现1位全加器的实验电路图,搭接电路,用LED显示其输出,并记录结果在下表:
输入输出
A n
B n
C n-1S n C n
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
1
2、依次由ABC输入信号,观察led的工作情况并记录
注意:由于led是低电平有效,当输出0是灯亮,输出1时灯灭.
2、用数选器实现全加器(基本命题)
参照和实验内容与步骤1完全相同的逻辑功能,设计用与非门74HC(LS)00和数选器74HC(LS)153实现1位全加器的实验电路图,搭接电路,用LED显示其输出,观察电路的逻辑功能是否与设计功能一致。
a、由设计的实验电路图连接电路
b.依次由ABC输入信号,观察led的工作情况并记录并与实验一中对比看逻辑功能
是否与设计功能一致。
注意:由于led是低电平有效,当输出0是灯亮,输出1时灯灭
3、用全加器实现代码转换电路(扩展命题)
设计用全加器74HC(LS)283实现8421码到余三码转换的实验电路图,搭接电路,用LED显示其输出,并记录结果在下表中。
输入输出
D C B A Y3 Y2 Y1 Y0
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
b.依次由ABC输入信号,观察led的工作情况并记录并与实验一中对比看逻辑功能是否与设计功能一致。
注意:由于led是低电平有效,当输出0是灯亮,输出1时灯灭
五、实验总结
通过本次试验已经掌握门电路器件实现全加器的方法,并对集成加法器的应用有初步了解,在实验过程中由于需要连接的线比较多,所以要格外小心。
在实验一中需要经过反演规则将异或逻辑表达式反演为或非式。
实验二主要是用另一个方法实现全加器,注意数选器的数据选择规律,输入的被选择项中最小项确定输出项
实验三注意到输入信号的顺序问题和输出信号接入led的顺序,否则信号灯的显示会与理论不符。这时候不能急,重新确认一下输入和输出的信号是否对应
tips:这次试验学会了很多,首先万用表很万能,要习惯用万用表检测线路其次做实验的正确方法是先画好电路图,按图接线,最后检测,所以元件问题根本不是问题,就把他当个开关好了
最后做实验需要小心谨慎,思维敏捷。这个对万事都是准则。