数字电路-全加器-实验报告
实验1全加器实验
实验1 全加器实验1.1 实验目的1）熟悉多思计算机组成原理网络虚拟实验系统的使用方法。
2）掌握全加器的逻辑结构和电路实现方法。
1.2 实验要求1）做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。
2）按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。
3）写出实验报告。
1.3 实验电路本实验使用的主要元器件有：与非门、异或门、开关、指示灯。
i i i图1.1 一位全加器实验电路一位全加器的逻辑结构如图1.1所示，图中涉及的控制信号和数据信号如下：1）A i、B i：两个二进制数字输入。
2）C i：进位输入。
3）S i：和输出。
4）C i+1：进位输出。
1.4 实验原理1位二进制加法器有三个输入量：两个二进制数字A i、B i和一个低位的进位信号C i，这三个值相加产生一个和输出Si以及一个向高位的进位输出C i+1，这种加法单元称为全加器，其逻辑方程如下：S i=A i⊕B i⊕C i (1.1)C i+1=A i B i+B i C i+C i A i1.5 实验内容与步骤1. 运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图1.1所示搭建实验电路，得到如图1.2所示的实验电路。
图1.2 一位全加器虚拟实验电路2. 打开电源开关，按表1-1中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表1-1中的输出值。
表1-1 一位全加器真值表输入输出Ai Bi Ci Si Ci+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13. 关闭电源开关，增加元器件，实现一个2位串行进位并行加法器。
用此加法器进行运算，根据运算结果填写好表1-2。
表1-2 2位串行进位并行加法器真值表输入输出A2A1B2B1C1S2S1C30 1 0 1 00 1 0 1 11 0 0 1 01 0 0 1 11 0 1 1 01 1 1 1 11.6 思考与分析1. 串行进位并行加法器的主要缺点是什么？有改进的方法吗？2. 能使用全加器构造出补码加法/减法器吗？。
全加器实验报告
一、实验目的1. 理解全加器的基本原理和组成；2. 掌握全加器的逻辑功能；3. 学会使用数字电路实验箱进行全加器电路的搭建和测试；4. 验证全加器电路的可靠性和稳定性。
二、实验原理全加器是一种能够对两个一位二进制数以及来自低位的进位进行加法运算的数字电路。
它由两个半加器和一个或门组成。
全加器的逻辑功能可以表示为：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (Cin ∧ A)其中，S表示全加器的和输出，Cout表示全加器的进位输出，A和B分别表示两个加数，Cin表示来自低位的进位输入。
三、实验器材1. 数字电路实验箱；2. 集成芯片（如74LS00、74LS86等）；3. 导线；4. 信号发生器；5. 示波器。
四、实验步骤1. 搭建全加器电路：根据全加器的逻辑功能，使用74LS00和74LS86等集成芯片搭建全加器电路。
具体连接方式如下：a. 将两个半加器分别用74LS86和74LS00搭建，并连接好输入端和输出端；b. 将两个半加器的进位输出端Cout连接起来，作为全加器的进位输出；c. 将两个半加器的和输出端S连接起来，作为全加器的和输出。
2. 测试电路：将搭建好的全加器电路连接到数字电路实验箱上，使用信号发生器产生两个加数A和B以及进位输入Cin，通过示波器观察全加器的和输出S和进位输出Cout。
3. 验证全加器的逻辑功能：根据全加器的逻辑功能，对不同的输入组合进行测试，验证全加器的和输出S和进位输出Cout是否符合预期。
4. 分析实验结果：记录实验过程中观察到的全加器的和输出S和进位输出Cout，分析实验结果是否与理论预期一致。
五、实验结果与分析1. 实验结果：根据实验过程中观察到的全加器的和输出S和进位输出Cout，记录下以下实验数据：| A | B | Cin | S | Cout ||---|---|-----|---|------|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 1 | 0 | 0 | 1 | 0 || 1 | 0 | 1 | 0 | 1 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 1 | 1 | 1 |2. 分析：根据实验结果，可以得出以下结论：a. 当A、B和Cin都为0时，全加器的和输出S为0，进位输出Cout为0；b. 当A、B和Cin中有两个为1时，全加器的和输出S为0，进位输出Cout为1；c. 当A、B和Cin都为1时，全加器的和输出S为1，进位输出Cout为1。
实验二 全加器的设计
实验二全加器的设计一、实验目的1、掌握MAX+plus 软件的使用方法。
2、掌握层次化设计方法：底层为文本文件，顶层为图形文件。
3、通过全加器的设计掌握利用EDA软件进行电子线路设计的过程。
二、实验设备1、计算机2、MAX+plus II软件及实验箱三、实验原理加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。
全加器，全加器是实现两个一位二进制数及低位来的进位数相加（即将三个二进制数相加），求得和数及向高位进位的逻辑电路。
所以全加器有三个输入端（A，B，C）和两个输出端SO，CO）。
1、逻辑关系：CO=AB SO=AB+BA=A⊕B语句：SO<=NOT(A XOR (NOT B))CO<=A AND B2、逻辑关系：语句：SO<=NOT(A XOR (NOT B)); CO<=A AND B;SO=A⊕B⊕C CO=AB+CA+CB四、实验内容1、半加器的设计：完成源程序的编辑、编译、仿真。
2、两输入或门的设计：完成源程序的编辑、编译、仿真。
3、全加器的设计：完成源程序的编辑、编译、仿真。
五、实验步骤1、启动MAX+plus II 10.0 软件2、底层文件：新建文件文本文件：（1）File \ New \Text Editor File（2）在文本文件上输入代码（3）保存文本文件：File\Save\H-adder.vhd 扩展名为*.vhd（4）设置为当前文件：点击File\Project\set project to current file 设置项目为当前文件（5）编译1）选择芯片型号：点击Assign\Device：Ep1k30QC208-32）编译:点击MAX+plus II \ Compiler \ Start 开始编译,生成.pof 文件(CPLD) （6）仿真1）启动ＭaxplusII\Ｗavefrom editor 菜单，进入波形编辑窗口；2）导入输入输出节点：将鼠标移至空白处并单击鼠标右键，Enter Nodes from SNF 将欲仿真的所有Ｉ／Ｏ管脚加入。
加法器实训实验报告
一、实验目的1. 理解加法器的基本原理和结构。
2. 掌握加法器的使用方法和调试技巧。
3. 通过实际操作，加深对数字电路基础知识的理解。
二、实验器材1. 实验箱2. 加法器芯片（如741）3. 逻辑分析仪4. 万用表5. 连接线6. 电源三、实验原理加法器是一种基本的数字电路，用于实现两个或多个数字的加法运算。
本实验以半加器和全加器为基础，通过级联实现多位数的加法运算。
1. 半加器：完成两个一位二进制数相加，并产生和与进位。
2. 全加器：在半加器的基础上增加一个进位输入端，实现多位数的加法运算。
四、实验步骤1. 搭建电路：- 将加法器芯片插入实验箱的相应位置。
- 根据实验要求，连接输入端、输出端和电源。
- 使用逻辑分析仪观察输入信号和输出信号。
2. 半加器测试：- 将两个一位二进制数输入到半加器的两个输入端。
- 观察逻辑分析仪的输出，验证半加器的功能。
3. 全加器测试：- 将两个一位二进制数和一个进位信号输入到全加器的三个输入端。
- 观察逻辑分析仪的输出，验证全加器的功能。
4. 多位数加法测试：- 将多位二进制数输入到全加器的相应输入端。
- 观察逻辑分析仪的输出，验证多位数的加法运算。
5. 实验结果分析：- 对比理论计算结果和实验结果，分析实验误差原因。
五、实验结果与分析1. 半加器测试：- 输入：A=0, B=0- 输出：和=0，进位=0- 输入：A=1, B=0- 输出：和=1，进位=0- 输入：A=0, B=1- 输出：和=1，进位=0- 输入：A=1, B=1- 输出：和=0，进位=12. 全加器测试：- 输入：A=0, B=0, 进位=0- 输出：和=0，进位=0- 输入：A=1, B=0, 进位=0- 输出：和=1，进位=0- 输入：A=0, B=1, 进位=0- 输出：和=1，进位=0- 输入：A=1, B=1, 进位=0- 输出：和=0，进位=13. 多位数加法测试：- 输入：A=1010，B=1101，进位=0- 输出：和=10111，进位=1实验结果表明，加法器能够实现预期的功能，实验结果与理论计算基本一致。
数字电路实验报告——全加器
数字电路实验报告——全加器
一、实验目的
本实验以PT5801数字电路模块为本，搭建全加器模块，通过实验表实验结果，分析和探究全加器的模块运作。
二、实验要点
（1）准备实验条件：PT5801数字电路模块，模块芯片，模块芯片胶结线，电源，模拟电路仪表和相关配件。
（2）搭建实验模块：将PT5801数字电路模块安装在试验板上，把它的芯片用胶结线接进芯片接口上，将它的上，下，左，右的输入信号用胶结线接到模拟电路板上，最后接上电源供电即可。
（3）进行实验：将上，下，左，右的输入信号分别为0，1，1，0的状态，测试出输出信号，1，保存实验表，观察相关参数趋势。
（4）分析实验结果：通过实验表，可以看出在四种不同组合输入时，只要输入任意一种组合，输出结果都会是1，这是由于全加器为一种位加法器，运行由机械加减器变更成位加法器，在进行两个或多个数据的加法操作时，此模块就可以起效作用，使计算机内部的计算速度大大提高。
三、小结
本次实验通过PT5801数字电路模块搭建全加器模块，通过四种不同组合输入，观察输出结果，分析出全加器是一种位加法器，对电脑中计算机内部计算速度有很大的提高。
全加器数电实验报告
全加器数电实验报告1. 引言这篇实验报告旨在介绍全加器的设计和实现过程。
全加器是数字电路中的基本组成部分，用于将两个二进制数相加并产生和与进位输出。
本实验将通过逻辑门电路来实现全加器的功能。
2. 实验目的本实验的主要目的是理解全加器的原理和设计方法。
通过实际操作和观察，加深对数字电路和逻辑门的理解，并学习使用数字电路设计工具进行模拟和验证。
3. 实验材料和设备•数字电路实验板•连接线•逻辑门芯片：与门、或门、异或门、与非门4. 实验步骤4.1 搭建基本电路首先，我们需要使用与门、或门、异或门和与非门来搭建一个全加器电路。
根据全加器的逻辑功能，我们可以通过以下步骤来搭建电路：1.将两个输入数相加的结果与进位输入相连接的异或门。
2.将两个输入数相加的结果与进位输入相连接的与门。
3.将两个输入数相加的结果与进位输入相连接的或门。
4.将两个输入数相加的结果与进位输入相连接的与非门。
4.2 进行模拟验证我们可以使用数字电路设计工具进行模拟验证。
将输入数和进位输入设置为不同的二进制值，并观察和记录输出结果。
4.3 实际搭建电路在实验板上搭建全加器电路，连接逻辑门芯片和输入输出端口，并确保电路连接正确。
4.4 进行实验验证将输入数和进位输入设置为不同的二进制值，并观察和记录输出结果。
5. 结果与分析根据实验结果，我们可以验证全加器的正确性。
当输入为0和0，并且进位输入为0时，输出的和为0，进位输出为0；当输入为0和1，或者输入为1和0，并且进位输入为0时，输出的和为1，进位输出为0；当输入为1和1，并且进位输入为0时，输出的和为0，进位输出为1；当输入为0和0，并且进位输入为1时，输出的和为1，进位输出为0；当输入为0和1，或者输入为1和0，并且进位输入为1时，输出的和为0，进位输出为1；当输入为1和1，并且进位输入为1时，输出的和为1，进位输出为1。
6. 总结与心得通过这个实验，我们深入了解了全加器的原理和设计方法。
数字电路实验报告——全加器
数字电路实验报告——全加器一、实验目的1.了解全加器的工作原理和应用。
2.掌握全加器的逻辑电路。
3.能够实现全加器的电路。
二、实验原理1.全加器的概念全加器是将三个二进制数相加的电路，其中两个输入用于加，另一个输入用于进位。
目前计算机中都采用二进制数系，因此采用全加器电路可以将二进制数计算的加、减、乘、除等运算转化为逻辑电路控制。
2.全加器电路原理全加器一般包括两个半加器，也就是相邻的两位之间的进/退位。
全加器的三个输入：A、B：相邻位的输入。
Cin：低一级的进位数。
输出：S：相邻位的和。
Cout：进位输出。
半加器（HA）是组成全加器的基本单元，其有两个输入和两个输出。
半加器的输出只考虑了A、B两个输入相加的进位情况，而对于进位需要从低一位的进位来考虑是否产生进位。
因此，需要将半加器和前一位的进位一起运算才能得到正确结果。
三、实验装置1.数字实验箱。
2.全加器IC 7483。
3.数字示波器。
四、实验步骤1. 将全加器IC 7483插在数字实验箱的插孔上。
2. 根据全加器的逻辑关系，接线如下图所示。
3. 输入逻辑信号，并观察全加器的输出结果。
4. 将输出结果接入数字示波器中，观察波形。
五、实验结果及分析本次实验使用全加器IC 7483进行数字电路的设计与实现，由于全加器具有计算机中常见的二进制数加法功能，因此在缺少专业计算机设备或软件的情况下，可以使用数字逻辑电路来进行二进制数的计算。
在实验中，传入的逻辑信号为001和010，分别作为相邻位的数字输入A、B，Cin输入为0，代表即不需要进位。
从输出结果中可以看出，在全加器电路的输出端正确得到了二进制数001和010的相加结果，即为011。
通过实验，可以发现全加器的工作原理和应用，掌握全加器的逻辑电路，并能够实现全加器电路。
六、实验结论1.全加器是一个能够将三个二进制数相加的电路。
2.全加器由两个半加器组成，每个半加器有两个输入和两个输出。
3.在计算机中常用全加器电路进行二进制数的计算。
数电逻辑与数字电路实验报告全加器
数电逻辑与数字电路实验报告一位全加器（或乘法器）的设计班级：通信162同组人：王佳成姓名：李浩坤学号：163977成绩：一、实验目的：1．熟悉数字电路实验教学平台及示波器、万用表的使用方法；2．熟悉门电路逻辑功能测试方法；3．掌握逻辑代数的运算方法、逻辑函数的描述方法（真值表、表达式、卡诺图、逻辑图）、逻辑函数的化简方法（代数法和卡诺图法）。
4．掌握组合逻辑电路的分析设计和验证方法。
5．初步掌握利用MSI器件设计组合逻辑电路的方法。
二实验仪器和元件74LS283译码器、74LS153、74LS04、逻辑分析仪三、实验内容及原理（实验给出自行设计的实验原理图和相应的原理介绍）全加器是组合逻辑电路中常见也是实用的一种，考虑低位进位的加法运算就是全加运算。
可通过逻辑门和74LS283/74LS153来实现一位全加器的设计。
全加器原理：用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器由真值表易得：根据方程式选用74LS283、74LS153设计电路1、74LS283的Multisim仿真图由逻辑分析仪显示结果2、74LS153Multisim仿真图由逻辑分析仪显示结果四、实验步骤按照仿真图将芯片插到实验箱上，并连接导线，方波信号用逻辑电平输入开关代替，，接入S0、S1、S2作为输入A、B、C，接入D0、D1作为输出，亮代表1，灭代表0。
74LS153中非门用74LS04来实现。
拨动逻辑电平输入开关，记录逻辑电平指示灯的亮灭，以此衡量一位全加器是否设计成功。
实验结果记录见下。
五、实验结果分析观察表格，通过两种芯片都实现了一位全加器。
六、总结体会本次试验预习阶段熟悉了Multisim的使用，学会了通过逻辑分析仪这种便捷、简单的分析输出的方法。
同时连接电路的时候，注意要接对位置，16个管脚的器件接到16个孔的位置，14个管脚的器件接到14个孔的位置，第一次接芯片的时候将14引脚的芯片接到16个孔的上面，最后发现了这个错误及时改正，成功连接电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
深圳大学实验报告课程名称：
实验名称：
学院：
专业：班级：
组号：指导教师：
报告人：学号：
实验地点
实验时间：年月日
实验报告提交时间：
6 0110 1001
7 0111 1010
8 1000 1011
9 1001 1100
四、实验报告要求
1、画出你所设计的实验电路图。
2、记录实验结果。
五、实验设计思路
任务一：四位二进制全加器74LS283功能的测试
按下图连接好电路，并把测量结果记录在表1中
记录数据
任务二：用全加器74LS283实际一个代码转换电路，把四位余3码用十进制数在LED七段数码管上显示出来
由表可得各个余3码都比对应的8421码多了“3”（即0011）。
因此从0~9的十进制数的余3码如果要变成对应的8421码，就把余3码加上“3”（即0011）的补码（即1101）。
也就是对余3码进行减“3”运算。
按下图连接好电路，并把测量结果记录在表2中
在上图中，余
3
码减“
3”，即对余3码与“3”的补码“1101”相加。
这里可以用74LS283进行补码的运算。
同时，当“3”取反加“1”做补码时，所加的一由进位端CI0输入高电平来提供。
这时74LS283输出的就为当前余3码的对应的8421码。
然后经过驱动器74LS48来输出到七段数码管中显示出来。
____
BI。