全加器实验报告
计算机组成原理一位全加器实验报告
1、熟悉原理图和HDL语言的编写。
2、验证全加器功能。
【实验原理】
设计一个一位全加器，能完成两个二进制位的加法操作，考虑每种情况下的进位信号，完成8组数据的操作。
【原理图设计】
【实验总结】
通过实验，学会了功能仿真如何做出，并且了解了自己在知识中不足的地方，通过自己动手，解决问题，提高了自己的动手能力。
原理图设计实验总结通过实验学会了功能仿真如何做出并且了解了自己在知识中不足的地方通过自己动手解决问题提高了自己的动手能力
实验二
姓名：钱相州班级：网工1201学号：1205110707
【实验环境】
1. Windows 2000或Windows XP
2. QuartusII、GW48-PK2或DE2-115计算机组成原理教学实验系统一台，排线若干。
数电实验报告半加全加器
数电实验报告半加全加器实验目的：掌握半加器和全加器的原理和应用，了解半加器和全加器的构造和工作原理。
实验器材：逻辑电路实验箱、7400四与非门、7402四与非门、7408四与门、7432四或门、7447数码显示器、开关、电源、跳线等。
实验原理：半加器和全加器是数字电路中常用的基本逻辑电路，用于对二进制进行加法运算，主要用于数字电路中的算术逻辑单元(ALU)。
1.半加器实验原理：半加器是一种能够对两个二进制位进行加法运算的电路。
半加器有两个输入端和两个输出端，输入端分别为A和B，输出端分别为S和C。
其中，A和B分别为要加的两个二进制数位，S为运算结果的个位，并且用S=A⊕B表示；C为运算结果的十位（进位），C=A·B表示。
半加器的真值表和逻辑符号表达式如下：```A，B，S，C0，0，0，00，1，1，01，0，1，01，1，0，1```2.全加器实验原理：全加器是一种能够对两个二进制位和一个进位信号进行加法运算的电路。
全加器有三个输入端和两个输出端，输入端分别为A、B和Cin，输出端分别为S和Cout。
其中，A和B分别为要加的两个二进制数位，Cin 为上一位的进位信号，S为运算结果的个位，并且用S=A ⊕ B ⊕ Cin表示；Cout为运算结果的十位（进位），Cout=(A·B) + (A·Cin) + (B·Cin)表示。
全加器的真值表和逻辑符号表达式如下：```A ，B ， Cin ， S ， Cout0，0，0，0，00，0，1，1，00，1，0，1，00，1，1，0，11，0，0，1，01，0，1，0，11，1，0，0，11，1，1，1，1```实验步骤：1.首先，按照实验原理连接逻辑门实验箱中的电路。
将7400四与非门的1、2号引脚分别连接到开关1、2上，将开关3连接到7400的3号引脚，将开关4连接到7400的5号引脚，将7400的6号引脚连接到LED1上，表示半加器的进位输出。
一位全加器 实验报告
一位全加器实验报告实验报告：全加器的原理与实验一、实验目的本实验旨在探究全加器的原理及其在数字电路中的应用，通过实际操作加深对全加器的理解，并掌握其工作原理和性能特点。
二、实验器材1. 74LS86集成电路芯片2. 电源3. 示波器4. 逻辑分析仪5. 连接线6. 示波器探头三、实验原理全加器是数字电路中常用的逻辑运算器件，用于实现三个二进制数的相加运算。
全加器由两个半加器和一个进位输入组成，能够实现三个二进制数的相加运算，并输出相应的和与进位。
全加器的工作原理是基于二进制加法的逻辑运算规则，通过逻辑门的组合实现。
四、实验步骤1. 将74LS86集成电路芯片插入实验板中，并连接电源。
2. 将输入端A、B、Cin分别与电源接通，观察输出端Sum和Cout的变化。
3. 使用逻辑分析仪和示波器对输入端和输出端进行观测和分析，记录实验数据。
4. 分别改变输入端A、B、Cin的状态，观察输出端Sum和Cout的变化，记录实验数据。
5. 对实验数据进行分析和总结，验证全加器的工作原理和性能特点。
五、实验结果通过实验观测和数据分析，得出以下结论：1. 全加器能够实现三个二进制数的相加运算，并输出相应的和与进位。
2. 输入端A、B、Cin的状态改变会影响输出端Sum和Cout的变化，符合二进制加法的逻辑运算规则。
3. 74LS86集成电路芯片的性能稳定，能够满足数字电路的应用要求。
六、实验总结本实验通过实际操作加深了对全加器的理解，掌握了全加器的工作原理和性能特点。
全加器作为数字电路中常用的逻辑运算器件，具有重要的应用价值，能够实现二进制加法运算，广泛应用于计算机、通信等领域。
通过本实验的学习，对数字电路和逻辑运算有了更深入的理解，为今后的学习和工作打下了坚实的基础。
七、实验建议在实验过程中，应注意安全操作，避免短路和电路损坏。
同时，对实验数据进行仔细分析和总结，加深对全加器的理解，为今后的学习和应用提供有力支持。
数电实验报告半加全加器
实验二半加/减器与全加/减器一、实验目的：（1）掌握全加器和半加器的逻辑功能。
（2）熟悉集成加法器的使用方法。
（3）了解算术运算电路的结构。
二、实验设备：1、74LS00（二输入端四与非门）2、74LS86（二输入端四异或门）3、数字电路实验箱、导线若干。
(74LS00引脚图) （74LS86引脚图）三、实验原理：两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。
A表示被加数，B表示加数，S表示半加和，Co 表示向高位的进位。
全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。
四、实验内容：用74LS00和74LS86实现半加器、全加器的逻辑电路功能。
（一）半加器、半减器M=0时实现半加，M=1时实现半减，真值表如下：功能M A B S C半加0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1半减1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0(半加器图形符号)2、MAB00 01 11 100 0 1 1 01 1 0 0 1BABABAS⊕=+=MAB00 01 11 100 0 0 0 01 0 1 0 1)(MABC⊕=（二）全加器、全减器M A B 1-i CS i C0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 111 111-i C B A S ⊕⊕=))((1-i C B A M BC C i ⊕⊕•=五、实验结果半加器：B A B A B A S ⊕=+= )(M A B C ⊕=全加器：1-i C B A S ⊕⊕=M C M C C i 21+=其中11()i C A B C AB -=⊕+，21()i C A B C AB -=+为了方便，以下1i C -用C 表示()()(()()()I C AB AB CM AB AB CM ABM ABM ABCM ABCM ABCM ABCM ABM ABMABCM ABCM ABCM ABCM ABCM ABCM ABCM ABCM BC ABCM ABCM ABCM ABCM M A B C BC =+++++=+++++=+++++++=++++=⊕⊕ 则))((1-i C B A M BC C i ⊕⊕•=六、心得体会本次实验做的是半加/减器和全加/减器两个电路，比上次实验复杂很多，因此充满了挑战性。
eda实验报告 全加器
eda实验报告全加器EDA实验报告：全加器一、引言在数字电路设计中，全加器是一种基本的组合逻辑电路，用于实现两个二进制数的加法运算。
全加器的设计和性能对于数字电路的正确性和效率至关重要。
本实验报告将介绍全加器的原理、设计方法以及实验结果。
二、全加器的原理全加器是由两个半加器和一个额外的输入引脚组成的。
它可以实现三个二进制输入数的相加运算，并输出相应的和与进位。
1. 半加器半加器是一个简单的组合逻辑电路，用于实现两个二进制数的相加运算。
它有两个输入引脚A和B，分别代表两个二进制数的对应位，一个和输出引脚S和一个进位输出引脚C。
半加器的真值表如下所示：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1可以看出，和输出引脚S等于A和B的异或运算结果，进位输出引脚C等于A 和B的与运算结果。
2. 全加器全加器是由两个半加器和一个额外的输入引脚组成的。
它有三个输入引脚A、B 和Cin，分别代表两个二进制数的对应位以及上一位的进位，两个输出引脚S 和Cout，分别代表相加结果的和以及当前位的进位。
全加器的真值表如下所示：A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1可以看出，和输出引脚S等于A、B和Cin的异或运算结果，进位输出引脚Cout等于A、B和Cin的与运算结果与A和B的或运算结果的与运算结果。
三、全加器的设计方法全加器的设计可以使用逻辑门电路实现。
常用的逻辑门包括与门、或门、非门和异或门。
根据全加器的真值表，可以使用这些逻辑门组合来实现全加器。
1. 使用逻辑门实现半加器半加器可以使用异或门和与门来实现。
异或门用于计算和输出引脚S，与门用于计算和输出引脚C。
2. 使用逻辑门实现全加器全加器可以使用两个半加器和一个或门来实现。
两个半加器分别用于计算和输出引脚S和C1，或门用于计算和输出引脚Cout。
一位全加器的实验报告
一位全加器的实验报告实验报告：全加器的实验摘要：本实验旨在通过实际操作，了解全加器的原理和工作方式。
通过搭建全加器电路，观察其输入输出关系，验证全加器的功能和性能。
实验结果表明，全加器能够正确地实现三个输入位的加法运算，并且输出结果符合预期。
引言：全加器是数字电路中常用的逻辑电路之一，用于实现多位数的加法运算。
它能够接受三个输入位（A、B、Cin），并输出两个输出位（Sum、Cout）。
全加器的设计和实现对于理解数字电路和计算机原理具有重要意义。
实验步骤：1. 准备实验所需的电子元件和工具，包括逻辑门、电阻、LED灯等。
2. 根据全加器的逻辑电路图，搭建实验电路。
3. 将输入位（A、B、Cin）和电源连接，观察LED灯的亮灭情况。
4. 调整输入位的数值，记录LED灯的亮灭情况。
5. 分析实验结果，验证全加器的功能和性能。
实验结果：经过实验操作和数据记录，我们得出以下结论：1. 当输入位（A、B、Cin）为000时，LED灯均熄灭。
2. 当输入位（A、B、Cin）为001时，LED灯中的某些亮起，表明输出位（Sum、Cout）的数值。
3. 当输入位（A、B、Cin）为111时，LED灯均亮起。
结论：通过本次实验，我们成功地搭建了全加器电路，并验证了其正确的工作方式。
全加器能够实现三个输入位的加法运算，并输出符合预期的结果。
这对于我们理解数字电路和计算机原理具有重要的意义。
展望：在今后的学习和实践中，我们将进一步深入研究数字电路和逻辑电路的原理，不断提高自己的实验操作能力和理论水平，为将来的科研和工程实践做好充分的准备。
全加器及其应用实验报告
一、实验目的1. 理解全加器的原理和结构。
2. 掌握全加器的逻辑功能及其实现方法。
3. 学习全加器在实际电路中的应用。
二、实验原理全加器是一种组合逻辑电路，用于实现两个二进制数相加，同时考虑来自低位的进位信号。
全加器由三个输入端和两个输出端组成，输入端分别为两个加数位（A、B）和来自低位的进位信号（Cin），输出端分别为和位（S）和进位输出信号（Cout）。
全加器的逻辑功能如下：- 当A、B和Cin都为0时，S为0，Cout为0；- 当A、B和Cin中有一个为1时，S为1，Cout为0；- 当A、B和Cin中有两个为1时，S为0，Cout为1；- 当A、B和Cin都为1时，S为1，Cout为1。
全加器可以通过半加器（HAdder）和与门（AND）来实现。
半加器实现两个一位二进制数相加的功能，而与门用于实现进位信号的产生。
三、实验器材1. 74LS系列集成电路芯片（如74LS00、74LS86等）；2. 实验箱；3. 电源；4. 导线；5. 万用表；6. 示波器。
四、实验步骤1. 根据全加器的逻辑功能，设计全加器的原理图，包括半加器和与门；2. 将设计好的原理图连接到实验箱上，包括输入端（A、B、Cin）和输出端（S、Cout）；3. 使用万用表检测各个芯片的引脚电压，确保电路连接正确；4. 使用示波器观察输入信号和输出信号的变化，验证全加器的逻辑功能；5. 改变输入信号，观察全加器的输出信号，进一步验证其逻辑功能；6. 将全加器应用于实际电路，如实现多位加法器等。
五、实验结果与分析1. 实验结果表明，全加器能够实现两个二进制数相加，同时考虑来自低位的进位信号；2. 通过示波器观察，发现全加器的输出信号与输入信号符合逻辑功能；3. 将全加器应用于实际电路，如实现多位加法器，实验结果表明电路能够正常工作。
六、实验心得1. 全加器是一种重要的组合逻辑电路，在数字电路中具有广泛的应用；2. 在实验过程中，需要掌握全加器的原理和结构，熟悉各个芯片的功能和引脚连接；3. 实验过程中，要注意电路的连接和信号的观察，确保实验结果的准确性；4. 通过本次实验，加深了对全加器的理解，为以后的学习和工作打下了基础。
全加器实验报告
全加器实验报告全加器设计实验报告姓名：班级：学号：实验⽬的：1.熟悉QuartusⅡ原理图设计流程,学习简单电路的设计⽅法、输⼊步骤、层次化步骤。
2.掌握QuartusII的⽂本输⼊⽅式的设计过程，理解VHDL语⾔的结构级描述⽅法，学习元件例化语句的设计⽅法。
实验原理：⼀位全加器可以⽤两个半加器及⼀个或门连接⽽成。
要求使⽤原理图输⼊的⽅法先进⾏底层半加器设计，再建⽴上层全加器设计⽂件，调⽤半加器和或门符号，连线完成原理图设计。
全加器可以⽤两个半加器和⼀个或门连接⽽成，在半加器描述的基础上，采⽤COMPONENT语句和PORT MAP语句就可以很容易地编写出描述全加器的程序。
⼀.原理图1.半加器实验步骤1.打开Quartus Ⅱ软件，选择新建命令，在新建对话框中选择原理图⽂件编辑输⼊项，完成新建进⼊原理图编辑窗⼝。
2.在原理图编辑窗⼝任意位置右击⿏标，将出现快捷菜单，选择其中的输⼊元件项insert symbol，按照所设计的电路，放置器件，排版，连线，完成设计后选择另存为命令，命名为h_adder存放在指定⽂件夹中。
3.完成半加器的设计后，重复新建命令，开始进⾏全加器设计，在新建的原理图中，双击⿏标，在弹出的窗⼝中选择project选项，将之前存⼊的h_adder元件，放⼊原理图中。
2.全加器实验步骤1.新建⼯程，在新建的⼯程中建⽴VHDL语⾔编辑⽂件，在编辑窗⼝处，输⼊设计的半加器全加器程序。
2.将设计好程序进⾏编译，没有错误之后定义全加器五个引脚所对应⽿朵硬件电路的引脚号。
3.烧录程序，调试，验证程序是否合理。
⼆.程序三.实验波形图：1.半加器2.全加器四.寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、实验目的
1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验元器件
数电实验箱、集成芯片（74LS00、74LS10、74LS54、74LS86）、导线。
三、实验内容
1、组合逻辑功能路功能测试。
用两片74LS00组成图2-3
A
A
B
A
A
B
A
Y+
=
⋅
=
1C
B
B
A
C
B
B
A
Y+
=
⋅
=
2
2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
用一片（74LS86）和（74LS00）组成半加器。
数电实验报告二
组合逻辑电路（半加器、全加器及逻辑运算）
Vcc
A B
3、
S
CO
CO
A B
C
4、设计性实验
设计一个“一致电路”。
电路有三个输入端，一个输出端。
当三个输入端变量A、B、C状态一致时，输出F为“1”；当三个变量状态不一致时，输出F为“0”。
（要求：用与非门组成电路。
）
步骤：
i.列真值表：（右图）
ii.写出逻辑表达式:
()()
ABC
C
B
A
F⋅
=
iii.画逻辑电路图：(下图)
A
B
C
F
iv.按下图连接实验电路。
(下图)
A B。