全加器实验报告

一、实验目的

1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验元器件

数电实验箱、集成芯片（74LS00、74LS10、74LS54、74LS86）、导线。

三、实验内容

1、组合逻辑功能路功能测试。

用两片74LS00组成图2-3

A

A

B

A

A

B

A

Y+

=

⋅

=

1C

B

B

A

C

B

B

A

Y+

=

⋅

=

2

2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

用一片（74LS86）和（74LS00）组成半加器。

数电实验报告二

组合逻辑电路（半加器、全加器及逻辑运算）

Vcc

A B

3、

S

CO

CO

A B

C

4、设计性实验

设计一个“一致电路”。

电路有三个输入端，一个输出端。当三个输入端变量A、B、C状态一致时，输出F为“1”；当三个变量状态不一致时，输出F为“0”。（要求：用与非门组成电路。）

步骤：

i.列真值表：（右图）

ii.写出逻辑表达式:

()()

ABC

C

B

A

F⋅

=

iii.画逻辑电路图：(下图)

A

B

C

F

iv.按下图连接实验电路。(下图)

A

B

v.如有侵权请联系告知删除，感谢你们的配合！vi.

vii.

viii.