微电子封装设计

(1)降低同步开关噪声，可采用外加旁路电容法和选 择合适的封装技术。 旁路电容应接在每一块集成电路的电源和地之间。 在MCM中，由于是裸芯片封装，组装密度很高，采 用PCB类似的方法，将旁路电容直接放在芯片旁边是不 适宜的。其解决方法是，在薄膜MCM中，利用电源层和 接地层代替旁路电容，而在共烧或多层厚膜陶瓷MCM中 建立旁路电容。也可以把电容放在MCM边缘或彻底离开 MCM， 但这种方法会导致接地电感Lgnd和等效电感Le上升 。另外，如果旁路电容放在远离MCM的PCB上，则Le还 应包括MCM和PCB的连接电感。 旁路电容的寄生电感应尽可能小，特别是在高频时 减小旁路电容的寄生电感是很重要的。
图5-18MCM-C中的串扰噪声曲线
(2)两条线的线间距和线中心间距（由线宽和线间距组成） 直接影响信号串扰噪声的大小，所以根据信号串扰噪声的需 要来确定线间距和线中心间距。 通常，两导线的线间距是工艺所能允许的最小值的两倍以 上。当线间距增加，串扰噪声亦减小。为保持信号串扰电压 不变，就应该相应增加线间距。但是线间距的增加会引起内 连密度的降低。因此，导线间距的选择，应综合考虑串扰噪 声以及最大内连密度等因素。
欧姆损耗由传输线的阻值决定。在直流或低频下，导 线单位长度的电阻R0为 R0=

wt
（13-18）
式中ρ——导线的电阻率; w——导线的宽度; t——导线的厚度。
常用导体材料的电阻率
项目 材料 电阻率/108Ω·m 典型应用
Mo
W Cu Al
5.7
5.7 1.67 2.8
共烧MCM
Zl Z0
§1.4串扰噪声及其影响因素
不同电信号路径之间存在的互感和 互电容会产生不必要的电耦合，从而在 邻线产生串扰噪声。在信号线、芯片引 脚或连接器引脚传输的高频信号，都可 在邻近线产生近端串扰噪声和远端串扰 噪声。
(1)一般来讲，随导线耦合长度的增加，串扰信号幅度线性增 长，耦合线长直接影响串扰噪声的大小来自百度文库图5-18是铝共烧陶瓷基板 MCM的线间串扰电压与耦合线长关系的仿真结果，
高速信号传输时会存在两种主要的噪声：反射和串扰。所谓高速信号传输是指信号 的上升或下降时间与传输导线的传输延时相比很小，即 tr<2tprop 式中tr ——信号的上升或下降时间(s)； tprop——传输导线的传输延时(s)。 负载端的电压反射系数Γ可表示成 Zl Z 0 Γ= 式中Zl——传输线的负载阻抗(Ω)； Z0——入射波所在传输线的特性阻抗(Ω)。 从上式可看出，当负载与特性阻抗匹配，Zl=Z0时，Γ=0，称为无反射工作状态，即 行波状态。无耗传输线在行波状态的特点是：沿线电压和电流的幅值不变；沿线电压和 电流的相位随离源点距离的增加而连续滞后，电压和电流的相位相同；沿传输线各点的 输入阻抗均等于传输线的特性阻抗。 当负载短路，Zl=0时，Γ=-1; 当负载开路，Zl=∞时，Γ=＋1; 当终端接纯电抗负载，Zl=±jxl时，｜Γ｜=1。 这三种情况称为全反射工作状态，即驻波状态。无耗传输线在驻波状态时，线上既 无能量损耗，也无能量传输，且沿线各点的输入阻抗为纯电抗。
引线的结构尺寸是根据封装外壳整体要求来设计的。 引线除了要保证两引线间具有一定的距离外，而且在 使用时要按一定的规格进行排列和不致松散，所以要设计 成引线框架形式。这样在集成电路组装中它既能起到整齐 排列的作用，也能达到保护引线的目的(在老化测试前，剪 去多余的连条部分，就成为我们所需要的引线)。
电路总延迟时间由各元件的延迟之和组成，不同的 生产厂家，由于电路和封装的加工及处理方法不同而可 能引起的最大实际延迟也是不同的。
芯片 封装体
单芯片封装电路板
芯片
封装外壳
印制板
多芯片封装电路板 可大幅度减小封体积 减少互连线的长度与时延
§1.2 传输线的损耗
传输线上的损耗主要有如下三种： (1)导体损耗 在信号导体和参考层（接地层与电源层）回路中用的金 属材料如铜、铝等存在电 阻，电流流过时引起欧姆损耗。 (2)介质损耗 由于介质材料对电磁波的吸收造成的损耗。 (3)辐射损耗 传输线的部分能量向外辐射引起的损耗。当传输线的横截 面尺寸远小于传输波长时，这部分损耗可以忽略，只有在传输 线的 不均匀处辐射损耗才较显著。 若选择损耗很小的介质如氧化铝陶瓷作基板材料，介质损 耗很小，可忽略不计。但若传输线的截面积尺寸很小，特别是 在薄膜MCM中的导线都极薄，导线的电阻损耗却不能不考虑。
（3）有时，也可通过对平行走线重新布线，缩短平行走 线的长度来降低串扰噪声的影响，特别是在薄膜MCM中，由 于其灵活的布线能力，这种方法实现起来也较容易。
相邻信号层间的信号线按互相垂直的方向走线可避免两 层间平行走线所带来的巨大串扰。为加强这种交叉走线， 在布线设计时总是把每一层交替地设计成X走向层和Y走向 层。大量正交线的采用会使自电容C0增加，互电容Cm减小， 电容耦合系数Kc降低，从而使串扰噪声减小。当正交线之 间以最小间距连续布线时，可将电容耦合降低近40%，并且， 近端串扰噪声降低，远端串扰噪声增加。两个交叉微带层 比两个偏置带状层的串扰噪声降低效果要大。
§1.1 传输延迟的影响因素
现在来考虑传输延迟时间，信号沿传输线以介质中的光速传输， 传播速度Vprop=
c


将在介质中的传输时间定义为飞行时间tf l l tf= V =
prop
c

式中l——内连线长度(m)。 由上式可见，布线的信号传输延迟时间与基板的介电常数 及布线长度成正比. 介电常数值越小，传输延迟时间越短。采 用介电常数较小的介质作基板材料，有利于降低内连线的传输延 迟时间。
电流的趋肤效应
可见，当频率较高，存在趋肤效应时，就不能简单按式（13-18） 计算导线的电阻。由于电流只分布于表面局部范围，导体有效截面积 必小于实际截面积，导体的实有电阻比式（13-18）计算所得的结果大。
在导体损耗使信号衰减的同时，也导致反射信号的衰减。在有 损耗的信号线上的反射噪声比没有损耗的信号线上的噪声要小。 导线电阻损耗的最终影响是导致信号电压衰减，上升时间延长。 信号电压V0 在传输线传输过程中，按指数衰减，经过长为L的 传输线后，其值变为V
§1.5 同步开关噪声
在高速数字系统中，当器件的多个输出端同时转换 时，在电源层或地线层会产生大的过渡电流，电流的大小 与电路工艺密切相关，CMOS电路的过渡电流最大，TTL 和ECL电路的过渡电流要小一些。以图5-19的CMOS电路 为例，当一个缓冲器（驱动器）的输出从高电平变为低电 平时，与驱动器相连的负载电容通过对地放电。当过渡电 流流过封装(分布)电感时，就产生噪声电压，称为同步开 关噪声，也称为Δ噪声。一般地，电源层噪声比地线层噪 声要小得多，有时同步开关噪声仅指地线层噪声，简称为 地跳动噪声。
封装工艺对时延和噪声有很大影响,例如，内连导线材料会影响导线的 电阻和延时，芯片连接技术会影响串扰噪声和同步开关噪声。
噪声控制在高速封装设计中占有的比重最大。系统速度越高，上升时间越短， 噪声的影响就越大，因而对工艺的要求也越严格。对内连线的阻抗要进行严格控 制，芯片间的连线以及所用的连接器的分布电感和互感应应较低。特别是当信号 频率超过50MHz时，采用引线键压法和载带自动键压（TAB）引线框架方式就不 能满足要求，必须采用短引线连接方式或是在引脚下面增加参考层（接地层）。 当信号频率不是很高时，应尽量采用带状线而不采用微带线，这样有利于降低相 邻信号层间交叉线的互感。旁路电容的设计也很关键。
V=V0 e 式中R0——传输线单位长度上的电阻(Ω)； Z0——传输线的特性阻抗(Ω)。 传输线欧姆损耗的存在，使信号电压经衰减后上升缓慢，上升 时间变长。
同时,辐射损耗又是引起串扰噪声的主要原因，这部分内容将在 后面讨论。
R0 L 2Z 0
§1.3 反射噪声的影响因素
图5-6 MCM中三种常用的信号层和参考层（地/电源层）的 走线方式 (a)单层表面微带线 (b)两层掩埋微带线 (c)两层偏置带状线
(6)还有一种串扰噪声源来自芯片连接引脚。当引脚变 长或变密，以及信号上升时间变短时，都会导致引脚间的 串扰噪声增大。对于时钟频率达50MHz的高速数字系统， 采用线焊或TAB焊时，引脚应尽可能短。倒装焊的引脚很 短，引脚间的串扰也很小。对单芯片封装也有类似的问题 。例如，大多数PGA封装具有外延接地层，而大多数表面 封装却没有，因此PGA封装的引脚串扰要小得多。
第七章
微电子封装的设计技术
陶瓷封装外壳
芯片
陶瓷盖板 低熔点玻璃
引线
互连线
封装引线和互连线的设计 封装外壳的设计 封接的设计
一、封装引线和互连线的设计 引线和引线框架是构成集成电路封装外壳的主要组成零 件。它的作用就是通过引线能够把电路芯片的各个功能瑞与 外部连接起来。由于集成电路的封装外壳的种类甚多，结构 形成也不一样，因此其引线的图形尺寸和使用材料也都各有 特点，在集成电路使用过程中，由于引线加工和材料使用不 当而造成封装外壳的引线断裂和脱焊等事例为数不少，因而 如何提高引线质量、改进制造技术和开发一些新型引线是很 重要的。
I
Le=Ls
Ig
式中Ls——接地引脚的自感(H)； Lm-i——接地引脚和第i个信号引脚之间的互感(H)； Is-i——第i个信号引脚上流过的电流(A)； Ig——接地引脚的电流(A)。 另外，Is-i与Ig之比等于接地引脚数与信号引脚数之比。因此， 对于同样数目的信号引脚，接地引脚越多，同步开关噪声就越小。 如果采用电源层和接地层代替接地引脚连接，则能进一步降低等效 电感。在多层金属TAB和PGA中就是采用这种方法。
(2)可合理利用芯片互连技术降低同步开关噪声。 一般地，无论圆形还是方形引脚，其分布电感都随其长度增加 而增大。倒装焊的凸点焊技术产生的寄生电感最小，而TAB和线焊 技术的寄生电感最大。另外，由于互感作用，由参考文献13-22知， 接地引脚的等效电感比自身电感值还小，可由式(13-30)表示
L
m i s i
噪声容限表示了整个系统在每条连线上受到各种 方式的噪声干扰的上限，当这些干扰超过噪声容限 的极限时，该系统就不能够正常工作。如果系统中 的噪声低于噪声容限，则系统能够保证它的功能。 因此，应使即整个系统的噪声容限最大，以此提高 电路系统的抗干扰性。
§1.6工艺选择及整体方案设计
为使设计出的系统能满足延迟和噪声的要求，必须先详细分析比较后再选择 合适的封装布线工艺。
(4)选择低介电常数的基板材料，也有利于对串扰的控 制。首先，对于同样的阻抗Z0，信号线可离参考层更近， 线间距可进一步减小，而保持串扰噪声不变;其次，传输 速度Vprop将增大，饱和线长将变长。 (5)对于同样的Z0 ，我们也可通过选择不同的微带线结 构来减小线间距，如两参考层的偏置带状线结构的电容耦 合Cm/C0就比微带线结构的要小，即其噪声耦合系数KN和K F小。通常，离地层的距离越远，保持同样的Z0和串扰电压 所要求的线宽和线间距就应越大。因此，只要相邻的微带 线或带状线的距离能足以在其之间加进一条地线，我们就 可选择在邻近信号线间插入地线的方法来有效地降低串扰 噪声，一般能降低噪声近一半。需要注意的是，插入的地 线不要离信号线太近，否则会改变信号线的特性阻抗。
集成电路封装外壳的引线电阻决定于所用的材料和引 线的几何形状。在陶瓷外壳中，引线电阻又与陶瓷金属化 材料和图形尺寸有关。若引线电阻过大，则会使电路增加 一个不必要的电压降，从而使整个电路的功耗增大，并且 影响了电路的性能。
在高频模拟电路或高速数字中，封装结构的电设计非 常重要。在高频模拟电路中，元件的型号及参数直接决定 了电路系统的性能；而在高速的数字系统中，大部分的时 钟延时被消耗在信号发送和芯片间信号的传输而造成的延 迟上。封装结构的电设计，一方面是元件参数的选择及优 化或通过控制信号的延迟而最大限度地发挥系统的性能; 电 设计的另一目标是实现噪声控制，减小系统工作时因噪声 导致错误的可能性。
共烧MCM 薄膜MCM, LTCC, PCB 薄膜MCM
当频率较高时，导体的损耗要复杂得多，这时电流大部分集中于 导体的表面，并以指数规律向内部衰减，这种现象称为趋肤效应。图 中假定电流在Y方向是均匀分布的，只在X方向才随深度变化而改变， 这时导体的电流密度J按如下规律分布: (1 j) J=Jse s 式中Js——导体表面的电流密度； χ——沿导体表面法线方向的坐标(m)； δs——趋肤深度(m)