DSP复习资料
DSP复习要点
DSP复习要点第一章：1.DSP 技术应用非常广泛，例如：移动通信系统、VOIP 、HFC 、软件无线电、数码相机、DB DIGITAL AC-3、汽车多媒体系统、噪声消除算法、机顶盒（SET-TOP-BOX ）、飞机驾驶模拟器、全球定位系统（GPS ）、雷达/声纳、巡航导弹、F-117发射激光制导灵巧炸弹、图像识别、图像鉴别、医院用的B 超、CT 、核磁共振、卫星遥感遥测；天气预报，地震预报，地震探矿；风动试验；数字化士兵，数字化战争；高清晰度电视、虚拟仪器2. 主要DSP 芯片厂商有：AD 公司、AT&T 公司（现在的Lucent 公司）、 Motorola 公司、TI 公司（美国德州仪器公司）、NEC 公司。
3. 3. DSP 芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。
DSP 芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速的实现各种数字信号处理算法。
4.冯·诺伊曼（Von Neuman ）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
5. 哈佛（Harvard ）结构该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
6. DSP 芯片的特点：7. 根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP 划分为定点DSP 和浮点DSP 两类。
7. 一般来说，选择DSP 芯片时应考虑的重要因素：运算速度、价格、功耗第二章4. 改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线,允许在程序空间和数据空间之间相互传送数据。
DSP课程复习资料整理PPT课件
第15页/共27页
１、下面哪条指令是端口寻址指令？
（A）LD #0，A
（B）MVKD EXAM1，*AR5
（C）PORTR FIFO，*AR5 （D）READA 60H
2、 下面哪个间接寻址单操作数表示循环寻址？
（A）*AR2-0B
8、桶形移位寄存器的任务是为输入的数据_____ ， 包括在ALU运算前对来自数据存储器的操作数或 累加器的值进行_____ ﹑对累加器的值进行_____ ﹑ _____等。
9、C54X CPU的乘法器/加法器单元包含一个 _____ 位乘法器和_____位加法器可以，在一个流 水线状态周期内完成一次_____运算。
（B）*AR2-0%
（C）*AR2（5） （D）*+AR2（5）
3、请解释下列指令的功能并比较异同。
（1）LD #60H，A （2）LD 60H，A
（3）LD *（60H），A第16页/共27页
4、指令解释。 （1）READA Smem （2）WRITA Smem 5、程序中给出如下两条指令，请问实际寻址的数据存
能够画出各段存储器分布图。
6、汇编器在段处理中的作用 ？
第19页/共27页
7、掌握链接器对段的处理。 8 、 掌 握 M E M O R Y, S E C T I O N 伪 指 令 的 作 用 。
给出存储器的描述，能够用MEMORY进行表达。 9、掌握编写DSP汇编源程序的格式。 10、掌握伪指令，比如.def .mmregs 的作用。 11、宏定义、宏调用以及宏展开方法？ 12、TI公司DSP集成开发环境（CCS）有哪几种工作模
2、通过编程可以控制定时器产生定时中断，定时中断的周期为_____ 。
DSP复习资料
DSP 复习资料 第一章：● 数字信号处理系统组成：x （t ） x(n ） y （n) y(t ）● DSP 芯片的特点：（1)采用哈佛结构（2）采用多总线结构（3）采用流水线结构(4)配有专用的硬件乘法——累加器（5）具有特殊的寻址方式和指令（6）支持并行指令操作（7)硬件配置强，具有较强的接口功能（8）支持多处理器结构● DSPD 的分类：(1）按分类标准的不同，DSP 分为定点DSP 芯片和浮点DSP 芯片（2）按照字长大小的不同，DSP 芯片划分为16位，24位，32位（3）按照生产厂家的不同，有TI 公司的TMS320系列，ADI 公司的Blackfin ，SHARC ，TigerSHARC 系列，飞思卡尔公司的MSC 系列● TMS320C55X 芯片的组成：CPU,存储空间，片内外设● C55XCPU 的内部总线结构：(1)程序地址总线（PAB)：1组，24位 (2)程序数据总线（PB)：1组,32位（3）数据读地址总线（BAB,CAB,DAB):3组，24位（4)数据读总线（BB ，CB,DB ）:3组，16位（5）数据写地址总线(EAB，FAB)：2组，24位（6）数据写总线(EB，FB）:2组，16位C55X的CPU包含：指令缓冲单元(I单元），程序流单元（P单元),地址--数据流单元（A单元）数据运算单元(D单元）,存储器接口单元（M 单元）和内部数据总线和数据总线●C55X的CPU包含几个累加器:AC0--AC3每个累加器分为：低字节(ACxL)，高字节(ACxH)和8个保护位（ACxG）39~32 31~16 15~0AC0AC1AC2AC3●C54的兼容模式:（1）C54x兼容模式c54xcm_on和c54cm_off指令来自C54x的代码（2）CPL模式影响直接寻址方式（3）ARMS 模式影响间接寻址模式●C55x的寻址方式：（1）绝对寻址方式:通过在指令中指定一个常数地址完成寻址。
DSP最新考试重点复习资料
1．名词解释1哈佛结构：哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。
中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。
2改善的哈佛结构：为了进一步提高信号处理的效率,在哈佛结构的基础上，又加以改善。
使得程序代码和数据存储空间之间可以进行数据的传输,称为改善的哈佛结构。
3流水线技术：流水技术是将各指令的各个步骤重叠起来执行。
与哈佛总线结构相关，DSP广泛采用流水线以减少指令执行时间，从而增加了处理器的处理能力。
要执行一条DSP指令，需要通过取指、译码、取操作数、执行等几个阶段，DSP的流水线结构是指它的这几个阶段在程序执行过程中是重叠进行的，即在对本条指令取指的同时，前面的三条指令已依次完成译码、取操作数、执行的操作。
正是利用这种流水线机制，保证DSP的乘法、加法以及乘累加可以在单周期内完成，这对提高DSP的运算速度具有重要意义，特别是当设计的算法需要连续的乘累加运算时。
4多总线结构：微处理器内一般有两种基本总线结构：冯·诺曼结构和哈佛结构。
冯·诺曼结构取指令、取数据都是通过同一总线完成。
因此必须分时进行，在高速运算时，往往在传输通道上出现瓶颈效应。
而DSP内部采用的是哈佛结构，它在片内至少有四套总线：程序的数据总线、程序的地址总线、数据的数据总线和数据的地址总线。
这种分离的程序总线和数据总线，可允许同时获取来自程序存储器的指令字和来自数据存储器的操作数，互不干扰。
有的DSP片内还包括有其他总线，如DMA总线等，可在单周期内完成更多的工作。
5零开销循环：处理器在执行循环时，不用花时间去检查循环计数器的值，直接跳回到循环的顶部、并将循环计数器减1。
在存在大规模循环的情况下，显著降低算法复杂度。
6MAC：乘法器/乘加器 DSP在1秒内完成乘－累加运算的次数。
因为乘/累加运算是数字信号处理算法中的基本运算。
DSP期末复习资料_图文(精)
DSP期末复习资料2.DSP芯片的特点：哈佛结构：将程序空间和数据空间分开，可同时取指令和取操作数；（重要）多总线结构：一个机器周期可以多次访问程序空间和数据空间，其内部有P、C、D、E 4个总线；（重要）流水线结构：DSP执行一条指令需要取指、译码、取操作数和执行等几个阶段；（重要）多处理单元：算术逻辑运算单元、辅助寄存器、累加器、硬件乘法器等；特殊的DSP指令、指令周期短、运算精度高、硬件配置强。
3.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合）、C6000（32位DSP，高性能）系列。
4. TMS320C54X的主要特性：⑴多总线结构（1条程序总线、3条数据总线、4条对应地址总线）；⑵192K字节可寻址空间（64K字程序存储器、64K字数据存储器以及64K字I/O空间）；⑶片内有单寻址RAM（SRAM）和RAM(DRAM存储器。
5.TMS320VC5416-160有1个CPU、6. C54X的总线结构：C54X片内有8条16位主总线、4条程序/数据总线和4条相应的地址总线。
7.当处理器复位时，复位和中断向量都映像到程序空间的FF80h。
8.累加器A和Ｂ的差别在于：累加器Ａ的３１～１６位可用于乘法器的一个输入。
9.桶形移位器的移位数可用一个立即数、状态寄存器ST1的累加器移位方式ASM或者T寄存器中最低的6位数值来定义。
10.指数编码器可以在单个周期内执行EXP指令，求的累加器中数据的指数值，并以2的补码形式存放在T寄存器中，可以用11.C54XCPU有3个状态寄存器：状态寄存器0（ST0）、状态寄存器1（ST1）、处理工作方式状态寄存器（PMST）。
12.C54X中断可分为可屏蔽中断和非屏蔽中断。
所有的软件中断都是非屏蔽的。
13.定时中断的周期：CLKOUT*（TDDR+1）*（PRD+1）14. C54X片内有一个主机接口（HPI）。
DSP 复习资料
1、DSP与通用CPU的主要差异2、TMS320C6000系列DSP的主要特征答案：1.采用哈弗架构：数据和程序存储空间之间相互独立，数据和程序总线分开，能够同时取操作数和指令。
内存访问速度快。
2.流水线技术：在一个周期同时进行多条指令，取指令和执行指令同时进行，减少指令执行时间。
3.多总线结构：可以在一个周期内多次访问程序和数据空间。
4.多处理单元：同时进行运算，大大提高DSP并行树立能力。
5.采用硬件乘法器：节省运算时间。
6.寻址方式：地址的计算由专门的硬件完成，无需额外时间。
7.支持多处理结构。
3、TMS320C6000系列存储系统中的Cache作用答案：作为高速缓存使用，并分为LEVEL1和LEVEL2两级，程序Cache和数据Cache共享二级存储器，以及Cache是程序缓存，只能做缓存，不能设置为映射存储器，也没有冻结和直通模式。
4、TMS320C6000的C语言开发调试流程答案：新建工程—向工程项目文件中添加文件—编写代码—编译、链接、生成.OUT文件—下载文件、执行程序（使用断点、设观察窗口）5、CCS中的Simulator与Emulator的差异答案：Simulator：软件仿真，在CCS软件上进行仿真Emulator：硬件仿真，现在到芯片上进行仿真6、CCS中可以导入系统的数据文件格式（答案不太准确，可以自己查查）答案：1.文件后缀名必须是.OUT;2.第一行为 1651 1 82000000 0 0x40000首地址个数7、CCS中查看图像数据的方法答案：View——Graph——Image——Color space：选择YUV 或RGB——start address 写入三个数据的起始地址——lines per line 改为512——pixles per line 改为512——点击确定即可8、CCS查看程序运行时钟数的设置方法9、运行次数统计与优化概念Profile ——选择setup——点击右边出现的方框中的custom,将cpu、system、cycle选中，并点击上方的时钟标志——Profile ——选择viewer ,然后将.out文件下载，将disabled里的函数全部拖进Enabled 里面，执行程序，运行结束后即可看到个函数运行时间。
dsp复习资料
1．简述dsp芯片的主要特点。
1.哈佛结构：将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。
2.多总线结构：可以保证在一个机器周期内可以多次访问程序空间和数据空间。
3.指令系统的流水线操作：DSP芯片广泛采用流水线以减少指令执行时间，从而增强了处理器的处理能力。
4.专用的硬件乘法器：DSP芯片中有专用的硬件乘法器，使得乘法累加运算能在单个周期内完成。
5:特殊的DSP指令：（例如）TMS320C54x中的FIRS和LMS指令专门用于系数对称的FIR滤波器和LMS算法。
6.快速的指令周期7.硬件配置强1.1什么是哈佛结构和冯.诺伊曼结构，有什么区别？冯.诺伊曼结构采用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行的。
哈佛结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和采访，可对程序和数据进行独立传输。
2．结合你的专业方向，试举出一个dsp具体应用实例，并说明为什么要采用dsp.DSP芯片的高速发展，得益于集成电路技术的进步，巨大的市场需求●信号处理：数字滤波、自适应滤波、FFT、频谱分析●通信：调制解调、数据压缩/解压缩、数据加密/解密，回声消除●语音：语音合成、语音识别●图形/图像：图像处理、机器人视觉●军事：雷达、声纳、导航、制导●仪器仪表：频谱分析仪●自动控制：机器人控制、电机控制●医疗：医学超声、监护系统●家用电器：IP电话、可视电话3.请描述TMS320C54x的总线结构1个程序总线（PB)传送从程序存储器来的指令代码和立即数3个数据总线（CB DB EB）连接各种元器件4个地址总线（PAB CAB DAB EAB)传送执行指令所需的地址PB 用于装载指令代码和立即数CB DB 用于读取操作数EB 用于写入操作数地址总线负责其他地址总线的地址存储与装载4. TMS320C54x片内存储器一般包括哪些种类?如何配置TMS320C54x片内存储器。
DSP(知识点+思考题)
DSP复习要点第一章绪论1、数的定标：Qn表示。
例如：16进制数2000H=8192，用Q0表示16进制数2000H=0.25，用Q15表示2、‟C54x小数的表示方法：采用2的补码小数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果自动左移1位。
第二章CPU结构和存储器设置一、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建立的。
（1）、一组程序总线(PB)：传送从程序存储器的指令代码和立即数。
（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执行指令所需要的地址。
2、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。
1）、累加器A和B分为三部分：保护位、高位字、地位字。
保护位保存多余高位，防止溢出。
2）、桶形移位寄存器：将输入数据进行0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在一个周期内完成一次17*17bit的乘法和一次40位的加法4）、比较选择和存储单元：用维比特算法设计的进行加法/比较/选择运算。
5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。
答：’C54x DSP的ST1，ST0，PMST的主要功能是用于设置和查看CPU的工作状态。
•ST0主要反映处理器的寻址要求和计算机的运行状态。
DSP原理及应用复习资料word版本
DSP 原理及应用复习资料一、填空题（每空2分，共20分）二、选择题（每题2分，共20分）三、判断题（每题2分，共10分）1、DSP芯片采用改进的哈佛结构使其具有极高的数值运算效率。
（）2、DSP的中断处理包括接受中断请求、响应中断两个流程。
（）3、ST0中的控制位’C”能决定DSP是工作于双精度还是双字运算方式。
（）4、DSP用符号@”加立即数表示采用的直接寻址，不可省略。
（）5、程序计数器扩展寄存器XPC在MMR中的地址是0018H。
（）6 54X系列DSP的中央CPU结构里包含有一个16x16位硬件乘法器单元。
（）7、暂存器T 在存储器映像CPU寄存器的地址是OOOEH。
（）8、控制字OVM可用于配置54x系列DSP芯片的片内存储器。
（）9、编写命令链接文件时所用的两个命令分别是MEMORY和SECTION。
（）10、TMS320VC5402片内具有两个8位的软件可编程定时器。
（）11、汇编器对公用目标文件中的.bss定义段映射到目标存储器的RAM空间（）12、通用DSP芯片使用SUBC完成除法的限制条件是两个操作数必须为正。
（）13、C54x系列芯片的存储空间不扩展时能提供64K字的可寻址存储空间。
14、通用DSP芯片依靠带条件减法指令（SUBC）和RPTB指令实现除法。
（）15、堆栈指针SP在存储器映像CPU寄存器的地址是001EH。
（）16、DSP在对32位数寻址时，一般先处理低有效字，然后处理高有效字。
（）17、若DSP当前中断为INT2且PMST=0080H,则中断向量地址应为C0H。
（）18、汇编器对公用目标文件中的.data段映射到目标存储器的EPROM空间。
（）19、ST1中的控制位“C16”能决定DSP是工作于双精度还是双字运算方式。
（）20、汇编器对公用目标文件中的.text段映射到目标存储器的RAM空间。
（）21、TMS320C54X的数据总线访问方式中，数据读访问的是CB和EB总线。
DSP课后复习题及答案
DSP课后复习题及答案1、DSP应⽤系统模型包括哪些主要部分？抗混叠滤波、A/D转换、DSP芯⽚、平滑滤波DSP系统特点：精度⾼、可靠性强、集成度⾼、接⼝⽅便、灵活性好、保密性好、时分复⽤选择DSP芯⽚的依据：考虑成本、供货能⼒、技术⽀持、开发系统、体积、功耗、⼯作环境温度。
DSP为了降低功耗采取了哪些措施？双电压供电、多种⼯作模式2、DSP芯⽚在提⾼芯⽚运算速度⽅⾯采⽤了哪些措施1.针对DSP运算多采⽤乘加运算的特点，⼤多采⽤了单个指令周期实现乘加运算的处理技术2.单周期实现多个运算单元并⾏处理3.各种数据搬运的⼯作可交由DMA处理，⽆需CPU⼲涉4.提供针对⾼级数学运算（指数、开⽅、FFT等）的库函数3、TSM320c54x芯⽚存储器采⽤什么结构？有何特点？TSM320c54x芯⽚存储器采⽤哈弗结构特点：将程序和数据存储在不同的存储空间，即程序存储器和数据存储器是两个相互独⽴的存储器，每个存储器独⽴编址，独⽴访问4、TSM320C54x芯⽚的总线有哪些？他们各⾃的作⽤和区别是什么？1）程序总线（PB）C54x⽤1条程序总线传送取⾃程序存储器的指令代码和⽴即数操作数2）数据总线（CB、DB和EB）C54x⽤3条数据总线将内部各单元连接在⼀起3）地址总线（PAB、CAB、DAB和EAB）C54x⽤4条地址总线传送执⾏指令所需的地址5、累加器A和B的作⽤是什么？他们有何区别？累加器A和B都可以配置成乘法器/加法器或ALU的⽬的寄存器。
区别：累加器A的31~16位能被⽤作乘法—累加单元中的乘法器输⼊，⽽累加器B不能6、TSM320C45x的总储存空间为多少？可分为哪三类？他们的⼤⼩是多少？TSM320C45x的总储存空间为192K 可分为64Kd的程序存储空间 64K的数据存储空间和64K的I/O空间7、试述三种存储空间的各⾃作⽤是什么？程序存储空间⽤于存放要执⾏的指令和指令执⾏中所⽤的系数表数据存储空间存放执⾏指令所要⽤的数据I/O空间与存储器映象外围设备相连接，也可以作为附加的数据存储空间所⽤8、定时器由哪些寄存器组成？它们是如何⼯作的？定时器由定时器寄存器(TIM) 、定时器周期寄存器（PRD）和定时器控制器寄存器（TCR）TIM是⼀减1计数器 PRD中存放时间常数 TCR中包含有定时器的控制位和状态位9、C45x有哪⼏种串⾏⼝？标准同步串⼝有哪些部分组成？它们是如何⼯作的？标准同步串⾏⼝（SP）、缓冲同步串⾏⼝（BSP）、多路缓冲串⼝（McB-SP）时分多路串⾏⼝（TDM）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.TMS320F2812的指令周期是 6.67ns ，运算速度为 150MIPS 。
2. 在TMS320F2812中 CPU定时器1和2 保留给实时操作系统(RTOS)， CPU定时器0 留给用户使用。
3.受EALLOW保护的寄存器有： DSP仿真寄存器、 Flash寄存器、 CSM寄存器和PIE向
量表、系统控制寄存器、GPIO MUX寄存器、特定的eCAN寄存器等。
3. 在LF281X 系列DSP中，如果SP包含一个奇数地址0069H，那么进行一个32位操作时，
将从地址0068H 和0069H 中读取数据。
4. 汇编器的COFF文件格式包括 .text段、 .data段、 .bss段等三个默认段。
5. 级联的排序器的触发源为软件触发、事件管理器A触发、事件管理器B触发
和外部SOC引脚触发。
6. 排序器2的触发源为软件触发、事件管理器B触发
7. 在LF281X系列DSP中，已知页地址为01E1h，页内偏移量为28h单元的22位绝对地址
是 7868H 。
8. 排序器可以产生两种中断模式，分别是每次EOS都产生中断和每两次EOS产生一
个中断。
9.C28xDSP有4种基本的寻址方式，分别是_直接寻址__, _堆栈寻址_,
__间接寻址, 寄存器寻址。
10. TMS320LF281x支持 1 个不可屏蔽中断和 16 个可屏蔽中断。
11．281x系列DSP芯片的每个通用定时器可以产生上溢中断、下溢中断、比较匹配中断和周期匹配中断等四种中断。
12. 281x系列DSP芯片的通用定时器产生的下溢中断、周期匹配中断、比较匹
配中断可以启动A/D转换器。
13. TMS320LF281x具有丰富的外设模块，每个外设模块都可以产生中断。
为了处理众多的
中断，外设中断扩展(PIE)96个中断源映射为具有不同优先级的中断 INT1～INT12 。
14．中断系统包括三个层次：外设级、PIE级和CPU级
15.DSP控制器片内外设的功能是通过片内外设寄存器实现的。
这些外设寄存器被安排在三
个数据存储器地址空间中，分别是外设帧0，外设帧1和外设帧2
16. 在空闲模式下，任何被使能的中断或者是 NMI信号都可使DSP退出该模式。
17. C语言与汇编语言混合编程有三种方法，分别为在C程序中直接嵌入汇编语句、
独立的C模块和汇编模块接口、 C程序中访问汇编程序变量。
18.复位时，堆栈指针SP被初始化指向地址 0400H 。
1. 将DSP从低功耗模式带入更高功耗模式，只需改变PWR（FPWR寄存器中）就可瞬时完成。
（×）
2.当Flash或OTP存储器中正在运行程序时，不要对Flash或OTP寄存器进行操作，要等程序结束时才可以进行操作。
（√）
3. 外设帧0、1、2的存储器只被映射到数据存储器，用户程序不能在程序存储空间访问这些存储器。
（√）
4.Boot ROM和Zone7存储器映射只能一个有效。
（√）
5. 281x系列DSP芯片的SCI的数据格式包括一个起始位、1-8位的数据、一个奇偶校验位、一个或两个停止位、只用于地址位模式的额外区别数据和地址位。
（×）
6.中断系统包括3个层次：外设级，PIE级和CPU级。
（√）
7.排序器可以作为两个独立的8通道排序器或一个16通道排序器即级联模式。
（√）
8.通用定时器只能使用可预定标的内部时钟（×）
9.对引导ROM中内容的读取不受CSM影响。
（√）
10 TMS320F2812有XINTF，所以它可以扩展外部存储器（√）
简答题
1.简述C28xDSP的总线结构。
参考答案：总线结构是多组总线并行机制。
程序读、数据读、数据写三种情况。
内部地址总线，三组 Address Bus：
程序读地址总线PAB (Program Address Bus)(0:21) 22根，4 MW。
数据读地址总线DRAB (Data Read Address Bus)(0:31) 32位。
数据写地址总线DWAB (Data Write Address Bus)(0:31)。
内部数据总线：三组 Data Bus：
程序读数据总线PRDB (Program Read Data Bus)(0:31)。
数据读数据总线DRDB(0:31)。
数据/程序写数据总线DWDB(0:31) 数据写入DM和PM。
外部16位数据总线Data(0:15) / 19位地址总线Address(0:18) 为单一形式。
2.C语言与汇编语言混合编程有哪些方法
参考答案： 1在C程序中直接嵌入汇编语句
2独立的C模块和汇编模块接口
3 从C程序中访问汇编程序变量
3. 如何由外部晶振或外部时钟频率确定CPU时钟频率？
参考答案：
CPU时钟频率SYSCLKOUT与外部晶振或是外部时钟频率XCLKIN关系由锁相环PLL模块决定，PLL模块有三种配置方式：（1）PLL禁止，SYSCLKOUT=XCLKIN；（2）PLL直通，SYSCLKOUT=XCLKIN/2；（3）PLL使能，SYSCLKOUT=XCLKIN*n/2，其中n由锁相环倍频寄存器PLLCR值决定。
4.通用定时器有哪几种工作方式？各用于什么场合？
参考答案：
通用定时器有四种工作模式：停止/保持模式，连续增计数模式，定向增/减模式，
连续增/减模式。
停止/保持模式下，通用定时器停止并保持在当前的状态。
连续增计数模式特别适用于边沿触发或异步PWM波形产生等应用，也适用于许多典籍和运动控制系统采样周期的产生。
定向增/减模式用于运动控制、电动机控制和电力电子领域，也可以用来确定外部事件发生的时间。
连续增/减模式适用于运动控制等领域中常用的中心对称的PWM波形。
5.简述自动排序器原理。
参考答案：自动排序器可以对模拟通道的转换顺序进行排序。
ADC排序器由两个8状态排序器SEQ1和SEQ2组成，也可以级联成一个16状态排序器。
这里的状态指排序器中自动转换的数量。
排序器有两种工作模式：单排序器即级联模式。
双排序器模式。
单排序器可以有16个转换通道。
双排序器模式为两个独立的8状态（或8通道）转换。
6. 简述看门狗定时器工作原理。
参考答案： DSP复位时，看门狗定时器自动工作。
一旦8为的看门狗计数器达到最大技术支持，就产生一个512个振荡时钟周期宽的脉冲，使DSP复位。
为了防止复位，用户可以禁止看门狗定时器工作，或者周期性地向看门狗钥匙寄存器中写入0x55和0xAA,俗称“喂狗”。
7．直接寻址方式中，数据存储单元的地址是如何形成的？
参考答案：直接寻址方式操作数的22位物理地址被分成两部分，16位的数据页指针(DP)寄存器作为固定的页指针，指令中提供6位或7位的偏移量，这些偏移量与DP中的值一起确定操作数的地址。
8.说明一个函数在程序中的出现形态，并解释每种形态。
参考答案：一个函数在程序中可以三种形态出现：函数定义（Definition）、函数调用和函数声明（Declaration）。
函数定义相当于汇编语言中的一般子程序。
函数调用相当于调用子程序。
函数定义和函数调用不分先后，但若调用在定义之前，那么在调用前必须先进行函数声明。
函数声明是一个没有函数体的函数定义，而函数调用则要求有函数名和实际参数表。
9.简述LF281X系列DSP中断的实现方法.
参考答案：
LF281X系列DSP中断包括三个层次：
（1）外设级
一旦外设产生中断事件，对应中断标志寄存器中的中断标志位就置1。
如果对应的中断使能位设为1，则外设的中断请求信号INTx.y(x=1~12, y=1~8)，可以送到PIE控制器。
（2）PIE级
PIE部分的每一个中断都有一个中断标志位PIEIFRx.y和一个中断使能位PIEIERx.y。
对每个CPU中断组INT1~INT12都有一个应答位PIEACKx。
（3）CPU级
一旦中断请求送入CPU后，CPU级的中断标志寄存器IFR中的中断标志位就置1。
如果此时CPU中断使能寄存器IER或仿真中断使能寄存器DBGIER中的相应位为1，且全局中断屏蔽位INTM (ST1.0)为0，则CPU就进入中断服务程序，响应中断。
程序分析题目
P39例2-2 P53 例2-4 P85指令实例 P86指令实例 P158 例5-4。