第2章微处理器及其体系结构

合集下载

电子科大高级计算机系统结构_总结

高级计算机系统结构
第二章 Intel 系列处理器
三、80286的工作模式
(一) 实地址模式
(二) 虚地址保护模式
1. 虚地址保护模式的基本概念
(1) 虚地址 (2) 保护
保护什么? —对存储空间的(数据和程序的)保护为什么需要保护? — 多任务机制的引入
保护的具体内容是什么? — 地址空间上的保护
执行某任务的时间)
高级计算机系统结构
三、流水线的相关与冲突 1、流水线相关
第三章并行技术和高端处理器
数据相关(真数据相关)、名相关、控制相关
2、流水线冲突 (1) 数据冲突 (2) 控制冲突 (3)资源冲突
四、分支预测技术分为静态分支预则和动态分支预则。
第二节向量处理技术
1. 水平(横向)处理方式 2. 垂直(纵向)处理方式 3. 分组(纵横)处理方式
例1. 假设一种指令集的每一条指令的执行分为三个阶段,分别为“取指”、“译码”、“执行”, 每一阶段所需时间分别为1个时钟、2个时钟、3个时钟, 每一个时钟长度为t。试画出连续执行5条指令的流水线执行图, 并给出执行N条指令所需时间的表达式(不考虑数据相关、控制相关等流水线阻塞)。
t 2t 3t
2. 处理器中的“准备好”信号READY的作用是什么? 3. 说明如何计算80286的虚地址空间。
4. 什么是地址流水线？它的作用是什么?
5. 在Intel8086处理器中, 任务切换标志的含义和作用是什么?
6. 在80386/80486中, 地址线中为什么没有A0和A1, 在这种情况下, 如何实现对存储器的访问？
高级计算机系统结构课程总结
高级计算机系统结构
第二章 Intel 系列处理器

微型计算机原理与接口技术第五版周荷琴课后答案

微型计算机原理与接口技术第五版周荷琴课后答案【篇一：《微型计算机原理与接口技术》周荷琴_吴秀清(第三版)课后习题答案】现在已演化为以存储器为中心的结构。

2. 微处理器，微型计算机，微型计算机系统有什么联系与区别？答：微处理器是微型计算机系统的核心，也称为cpu（中央处理器）。

主要完成：①从存储器中取指令，指令译码；②简单的算术逻辑运算；③在处理器和存储器或者i/o 之间传送数据；④程序流向控制等。

微型计算机由微处理器、存储器、输入/输出接口电路和系统总线组成。

以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了微型计算机系统。

三者关系如下图：3. 微处理器有哪些主要部件组成？其功能是什么？答：微处理器是一个中央处理器，由算术逻辑部件alu、累加器和寄存器组、指令指针寄存器ip、段寄存器、标志寄存器、时序和控制逻辑部件、内部总线等组成。

算术逻辑部件alu 主要完成算术运算及逻辑运算。

累加器和寄存器组包括数据寄存器和变址及指针寄存器，用来存放参加运算的数据、中间结果或地址。

指令指针寄存器ip 存放要执行的下一条指令的偏移地址，顺序执行指令时，每取一条指令增加相应计数。

段寄存器存放存储单元的段地址，与偏移地址组成20 位物理地址用来对存储器寻址。

标志寄存器flags 存放算术与逻辑运算结果的状态。

时序和控制逻辑部件负责对整机的控制：包括从存储器中取指令，对指令进行译码和分析，发出相应的控制信号和时序，将控制信号和时序送到微型计算机的相应部件，使cpu内部及外部协调工作。

内部总线用于微处理器内部各部件之间进行数据传输的通道。

4. 画一个计算机系统的方框图，简述各部分主要功能。

答：计算机系统由硬件（hardware）和软件（software）两大部分组成。

硬件是指物理上存在的各种设备，如显示器、机箱、键盘、鼠标、硬盘和打印机等，是计算机进行工作的物质基础。

软件是指在硬件系统上运行的各种程序、数据及有关资料。

第二章微型计算机系统

16
外存：永久性存储器外存：永久性存储器
存储器与存储系统
Copyright© 2008 renxin All rights reserved
存储器是一种具有保存和存取信息（程序、数据）存储器是一种具有保存和存取信息（程序、数据）是一种具有保存和存取信息的设备/器件，是计算机系统不可或缺的资源。的设备/器件，是计算机系统不可或缺的资源。现代微型计算机的存储系统结构：现代微型计算机的存储系统结构：高速缓存--主存外存主存-高速缓存--主存--外存为什么采用这种结构？为什么采用这种结构？指令执行速度依赖于内存读写速度高速CPU需配置高速内存高速CPU需配置高速内存大软件需配置大容量内存高速度大容量 17
13
Copyright© 2008 renxin All rights reserved
问：内存与外存是一回事吗？
• 能被计算机系统总线直接相连控制的存储器称为内存；能被计算机系统总线直接相连控制的存储器称为内存； • 通过I/O接口才能被接口才能被CPU控制的存储器称为外存。控制的存储器称为外存。通过接口才能被控制的存储器称为外存
第2章微型计算机系统
硬件和软件系统
Copyright© 2008 renxin All rights reserved
软件程序及其配套的数据、文档等
软件
计算机系统
硬件 “看得见、摸得着 ”的物理载体
硬件
2
Copyright© 2008 renxin All rights reserved
7
Copyright© 2008 renxin All rights reserved
问：主机包含哪些部件？ CPU又是什么意思？又是什么意思？主机包含哪些部件？ CPU又是什么意思答：

微计算机原理基础选择题附答案

第一章：概述●若二进制数为 010111.101,则该数地十进制表示为< B ）.A：23.5 B：23.625C：23.75 D：23.5125●若无符号二进制数为 11000110,则该数地十进制表示为< A ）. A：198 B：70C：126 D：49●十进制数 81地 8421BCD码为< A ）.A：81H B：51HC：18H D：15H●11000110为二进制原码,该数地真值为< B ）.A： -70 B： +70C： -198 D： +198●11000110为二进制补码,该数地真值为< D ）.A： +198 B： -198C： +58 D： -58●01000110为二进制补码, 该数地真值为< A ）.A： +70 B： -70C： +58 D： -58●字符 A地 ASCII码为 41H,字符 a地 ASCII码为< C ）.A：41H B：42HC：61H D：62H●字符 A地 ASCII码为 41H,字符 B地 ASCII码为< B ）.A：41H B：42HC：61H D：62H●字符9 地 ASCII码为< C ）.A：09H B：9C：39H D：99H●8位二进制数地原码表值范围为< C ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地反码表值范围为< C ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地补码表值范围为< B ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地无符号数表值范围为< A ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●n+1位符号数X地原码表值范围为< A ）.A：-2n ＜ X ＜ 2 n B：-2 n≤ X ≤2 nC：-2 n≤ X ＜ 2 n D：-2 n ＜ X ≤ 2 n●n+1位符号数X地补码表值范围为< C ）.A：-2 n ＜ X ＜ 2 n B：-2 n≤ X ≤2 nC：-2 n≤ X ＜ 2 n D：-2 n ＜ X ≤ 2 n●电子计算机处理信息用二进制表示地原因是< C ）.A：节约电子元件 B：运算速度更快C：电子器件地性能 D：处理信息更方便●PC微机应用最广泛地领域是< B ）.A：科学与工程运算 B：数据处理与办公自动化C：辅导设计与制造 D：信息采集与自动控制●电子计算机遵循“存储程序”地概念,最早提出它地是< B ）.A：巴贝奇 B：冯．诺伊曼C：帕斯卡 D：贝尔●决定计算机主要性能地是< A ）.A：中央处理器 B：整机功耗C：存储容量 D：整机价格●冯·诺依曼计算机地基本特点是< B ）.A：多指令流单数据流 B：按地址访问并顺序执行指令C：堆栈操作 D：存储器按内容选择地址●程序计数器PC地作用是< A ）.A：保存将要执行地下一条指令地地址 B：保存CPU要访问地内存单元地址C：保存运算器运算结果内容 D：保存正在执行地一条指令●完整地计算机系统应包括< D ）.A：运算器、控制器、存储器 B：主机和应用程序C：主机和外部设备 D：硬件设备和软件系统●下面关于CPU地叙述中,不正确地是< C ）.A：CPU中包含了多个寄存器,用来临时存放数据B：CPU担负着运行系统软件和应用软件地任务C：所有CPU都有相同地机器指令D：CPU可以由多个微处理器组成●存放待执行指令所在地址地是< B ）.A：指令寄存器 B：程序计数器C：数据寄存器 D：地址寄存器●计算机地软件系由< B ）组成.A：操作系统和文件管理软件 B：系统软件和应用软件C：操作系统和应用软件 D：操作系统和系统软件●计算机中运算器地主要功能是< B ）.A：算术运算 B：算术和逻辑运算C：逻辑运算 D：定点和浮点运算●计算机能自动地连续进行数据处理,主要原因是< D ）.A：采用了开关电路 B：采用了半导体器件C：采用了二进制 D：采用了存储指令、控制指令运行地方法●下面关于微处理器地叙述中,不正确地是< B ）.A：微处理器通常由单片集成电路制成B：微处理器具有运算和控制功能,但无存储功能C：Pentium是PC机中应用最广泛地微处理器D：Intel公司是研制和生产微处理器地知名公司●20年来微处理器发展迅速,下面最准确地叙述是< D ）.A：微处理器地集成度越高则功能越强B：微处理器地主频越高则速度越快C：微处理器地操作越来越简单方便D：微处理器地性价比越来越高●计算机中数据总线驱动电路使用地基本逻辑单元是< B ）.A：非门 B：三态门C：触发器 D：译码器●运算器执行两个补码表示地整数加法时,产生溢出地正确叙述为< D ）.A：最高位有进位则产生溢出B：相加结果地符号位为0则产生溢出C：相加结果地符号位为1则产生溢出D：相加结果地符号位与两同号加数地符号位相反则产生溢出●计算机使用总线结构地优点是< C ）.A：减少信息传送地数量 B：提高信息传送速度C：减少信息传送线地数量 D：以上都是优点●计算机使用总线结构地缺点是< C ）.A：信息传送地速度减慢 B：数据、地址、控制信息不能同时出现C：两个同类信息不能同时出现 D：数据、地址信息不能同时出现●计算机硬件逻辑主要由CPU、内存、外存、I/O设备和< B ）组成.A：运算器 B：三总线C：显示器 D：键盘●MIPS用来描述计算机地运算速度,含义是< C ）.A：每秒处理百万个字符 B：每分钟处理百万个字符C：每秒执行百万条指令 D：每分钟执行百万条指令第二章：微处理器与体系结构●8086CPU复位后, 下列寄存器地值为< C ）.A：CS = 0000H、IP = 0000H B：CS = 0000H、IP =FFFFHb5E2RGbCAPC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP =FFFFHp1EanqFDPw●8086CPU复位后, 下列寄存器地值为< C ）.A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时,寄存器初值为FFFFH地是< A ）.A：CS B：ES C：IP D：BP●地址锁存发生在指令周期地< A ）时刻.A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期地< D ）时刻.A：T1 B：T1,T2 C：T2,T3 D：T3,T4DXDiTa9E3d●8086CPU写数据操作在总线周期地< D ）时刻.A：T1 B：T2 C：T2,T3 D：T2,T3,T4RTCrpUDGiT●8086与外设进行数据交换时,常会在< C ）后进入等待周期.A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用地基本逻辑单元是< C ）.A：反相器 B：触发器 C：三态门 D：译码器●计算机中地址锁存器采用地基本逻辑单元是< B ）.A：反相器 B：触发器 C：三态门 D：译码器●计算机中地址锁存器地输出信号状态是< B ）.A：单向双态 B：单向三态 C：双向双态 D：双向三态●8086CPU从功能结构上看,是由< D ）组成A：控制器和运算器 B：控制器,运算器和寄存器C：控制器和20位物理地址加法器 D：执行单元和总线接口单元●执行指令IRET后弹出堆栈地寄存器先后顺序为< D ）.A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同地物理地址地是< C ）.A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740H●8086CPU地控制线/BHE = 0,地址线A0 = 0时,有< B ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●8086CPU地控制线/BHE = 1,地址线A0 = 0时,有< A ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●8086CPU地控制线/BHE = 0,地址线A0 = 1时,有< C ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●指令队列具有< D ）地作用.A：暂存操作数地址B：暂存操作数C：暂存指令地址 D：暂存预取指令●PC386计算机中,CPU进行算术和逻辑运算时,可处理地数据地长度为<D ）.A：8位 B：16位 C：32位 D：都可以●8086系统中,每个逻辑段地多存储单元数为< C ）.A：1MB B：256B C：64KB D：根据需要而定●下列说法中属于最小工作模式特点地是< A ）.A：CPU提供全部地控制信号 B：由编程进行模式设定C：不需要8286收发器 D：需要总线控制器8288●下列说法中属于最大工作模式特点地是< C ）.A：M//IO引脚可直接引用 B：由编程进行模式设定C：需要总线控制器8288 D：适用于单一处理机系统●包含在8086CPU芯片内部地是< A ）.A：算术逻辑单元 B：主存储器单元C：输入、输出单元 D：磁盘驱动器●8086当前被执行地指令存放在< D ）.A：DS：BX B：SS：SPC：CS：PC D：CS：IP●微机系统中,主机与硬盘地数据交换用< B ）方式.A：中断控制 B：DMA控制C：查询控制 D：无条件程序控制●芯片组中北桥芯片不能提供地功能是< D ）.A：对CPU地支持 B：内存管理C：Cache管理 D：CPU与ISA桥地控制●下列叙述错误地是< D ）.A：PC/AT机用8086CPU B：PC/XT机用8088CPUC：8086CPU地寻址范围为1MB D：80286CPU地寻址范围为32MB●同步和异步两种传输方式比较,传送效率最高地是< C ）.A：同步方式 B：异步方式C：同步和异步方式效率相同 D：无法比较●8086中,存储器物理地址形成算法是< B ）.A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址×16H+偏移地址 D：段地址×10 +偏移地址●CPU访问一次存储器单元所用机器周期数由< B ）决定.A：读取指令字节地最短时间 B：读取数据字节地最长时间C：读取数据字节地平均时间 D：写入数据字节地平均时间●8086系统中外设请求总线控制权是通过控制线< C ）.A：NMI B：TEST C：HOLD D：INTR●堆栈存储器存取数据地方式是< C ）.A：先进先出 B：随机存取 C：先进后出 D：都可以●8086系统中,一个栈可用地最大存储空间是< B ）.A：IMB B：64KBC：由SP初值决定 D：由SS初值决定●存储字长是指< B ）.A：存储单元中二进制代码组合 B：存储单元中二进制代码个数C：存储单元地个数 D：以上都是●8086中,关于总线地叙述,错误地是< D ）.A：数据总线中信息流是双向地 B：地址总线中信息流是单向地C：控制总线中信息流是独立地 D：以上叙述都不对●8086地空闲周期Tt发生在< D ）.A：T1后 B：T2后 C：T3后 D：T4后●8086CPU中,控制线/RD和/WR地作用是< C ）.A：数据收发器方向控制 B：存储器存取操作控制C：存储器片选控制 D：地址/数据线分离控制●8086CPU中,控制线DT//R地作用是< A ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8086CPU中,控制线ALE地作用是< D ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8086CPU中,控制线/DEN地作用是< C ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8088CPU中,需要数据总线收发器芯片8286< A ）.A：1片 B：2片 C：8片 D：16片●8086CPU中,需要数据总线收发器芯片8286< B ）.A：1片 B：2片 C：8片 D：16片●8088CPU中,需要地址锁存器芯片8288< C ）.A：1片 B：2片 C：3片 D：4片●8086CPU中,需要地址锁存器芯片8288< C ）.A：1片 B：2片 C：3片 D：4片●8086CPU中,确定下一条指令地物理地址地算术表达式为< A ）.A：CS×16＋IP B：DS×16＋SIC：SS×16＋SP D：ES×16＋DI●若某CPU具有64GB地寻址能力,则该CPU地地址总线宽度为< B ）.A：64 B：36 C：32 D：24●当8086与外设交换数据时,常会在< C ）进入等待周期Tw.A：T1与T2之间 B：T2与T3之间C：T3与T4之间 D：T4与T1之间●若寄存器中地数左移2位且无溢出,则新数值是原数值地< C ）.A：1倍 B：2倍 C：4倍 D：8倍●若寄存器中地数右移1位且无1数移出,则新数值是原数值地< B ）.A：一倍 B：1/2倍 C：1/4倍 D：1/8倍●8086CPU有< C ）个16位地通用寄存器.A：2 B：4 C：8 D：16●8086CPU有< C ）个8位地通用寄存器.A：2 B：4 C：8 D：16●8086CPU有< B ）个16位地段寄存器.A：2 B：4 C：8 D：16●8086CPU共有< D ）个16位寄存器.A：4 B：8 C：10 D：14●8086CPU能够直接执行地语言是< B ）.A：汇编语言 B：机器语言 C：C语言 D：JAVA语言●8086CPU响应可屏蔽中断后,不能自动执行地是< A ）.A：保存所有寄存器中地内容 B：保存指令指针寄存器IP中地内容C：保存状态寄存器F中地内容 D：不能响应较低级别地中断●在计算机中,字节地英文名字是< B ）.A：bit B：byte C：bout D：bps●Pentium芯片有8KB指令Cache和数据Cache,作用是< C ）.A：弥补外存容量不足 B：弥补主存容量不足C：加快指令执行速度 D：对外存和主存进行管理●在DMA方式下,CPU与总线地关系是< C ）.A：CPU只能控制地址总线 B：CPU只能控制数据总线C：CPU与总线为隔离状态 D：CPU与总线为短接状态●80486CPU与80386CPU比较,内部增加地功能部件是< C ）.A：分段部件和分页部件 B：预取部件和译码部件C：Cache部件和浮点运算部件 D：执行部件和总线接口部件●8086CPU中,时间周期、指令周期和总线周期地费时长短地排列是< C ）.A：时间周期＞指令周期＞总线周期 B：时间周期＞总线周期＞指令周期C：指令周期＞总线周期＞时间周期 D：总线周期＞指令周期＞时间周期●16个字数据存储区地首址为70A0H：DDF6H,末字单元地物理地址为<C ）.A：7E7F6H B：7E816H C：7E814H D：7E7F8H●8个字节数据存储区地首址为70A0H：DDF6H,末字节单元地物理地址为<D ）.A：7E7F6H B：7E7FEH C：7E714H D：7E7FDH●CPU对存储器访问时,地址线和数据线地有效时间关系为< B ）.A：同时有效 B：地址线先有效C：数据线先有效 D：同时无效●8086CPU由两部分组成,即执行单元和< B ）.A：运算器单元 B：总线接口单元C：寄存器单元 D：控制器●Pentium微处理器地内部数据宽度为< B ）.A：16位 B：32位 C：36位 D：64位●Pentium微处理器中共有< B ）段寄存器.A：4个 B：6个 C：8个 D：7个●Pentium 4与80486DX相比,其特点是< D ）.A：有浮点处理功能 B：有Cache存储器C：内部数据总线为32位 D：外部数据总线为64位●Pentium 4微处理器物理地址地最大存储空间是< B ）.A：256MB B：4GB C：64GB D：64TB●Pentium 4微处理器可寻址地最大存储空间是< C ）.A：256MB B：4GB C：64GB D：64TB●Pentium 微处理器地内部数据宽度是< B ）.A：16位 B：32位 C：36位 D：64位●Pentium 微处理器中共有几个段寄存器< C ）.A：4个 B：5个 C：6 D：7个●Pentium 微处理器进行存储器读写操作时,时钟周期T1完成< B ）操作.A：读写控制信号为高电平 B：发送存储器地址C：读操作码 D：读操作数第三章：80X86指令系统●指令MOV AX,[BX] 中,源操作数地缺省段是< A ）.A：DS B：ES C：SS D：CS●指令PUSH [BX] 中,目地操作数地段寄存器是< C ）.A：DS B：ES C：SS D：CS●指令MOVSB 中,目地块地段寄存器是< B ）.A：DS B：ES C：SS D：CS●下列指令中,不正确地指令是< D ）.A：MOV AX,BX B：MOV AX,[BX]C：MOV AX,CX D：MOV AX,[CX]●下列指令中, 不正确地指令是< D ）.A：MOV AL,BL B：MOV AL,[BX]C：MOV AL,CL D：MOV AL,[BL]●下列指令中,不正确地指令是< D ）.A：MOV [BX+SI],AX B：MOV AX,[BX + SI]C：MOV AX,SI D：MOV AX,[BX + CX]●若要使寄存器AL中地高 4 位不变,低 4 位0,使用指令< B ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位不变,低 4 位1,使用指令< C ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位为0,低 4 位不变,使用指令< A ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位为1,低 4 位不变,使用指令< D ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●条件转移指令JNZ地转移条件是< B ）.A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF =15PCzVD7HxA●条件转移指令JZ地转移条件是< D ）.A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF =1jLBHrnAILg●8086CPU响应可屏蔽中断地条件是< B ）.A：IF = 0 B：IF = 1 C：TF = 0 D：TF = 1 xHAQX74J0X●8086CPU向I/O端口地址 30H 写字节数据应使用指令< A ）.A：OUT 30H,AL B：OUT 30H,AXC：OUT AL,30H D：OUT AX,30H●8086CPU向I/O端口地址 30H 写字数据应使用指令< B ）.A：OUT 30H,AL B：OUT 30H,AXC：OUT AL,30H D：OUT AX,30H●8086CPU从I/O端口地址 80H读字节数据应使用指令< A ）.A：IN AL,80H B：IN AX,80HC：IN 80H,AL D：IN 80H,AX●8086CPU从I/O端口地址 80H读字数据应使用指令< B ）.A：IN AL,80H B：IN AX,80HC：IN 80H,AL D：IN 80H,AX●8086CPU向I/O端口地址 430H 写字数据应使用指令< D ）.A：OUT 430H,AL B：OUT 430H,AXC：MOV DX,430H D：MOV DX,430HOUT DX,AL OUT DX,AX●8086CPU向I/O端口地址 430H 写字节数据应使用指令< C ）.A：OUT 430H,AL B：OUT 430H,AXC：MOV DX,430H D：MOV DX,430HOUT DX,AL OUT DX,AX●若 DF = 1,执行串操作指令 MOVSW时,地址指针自动变化是< D ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2LDAYtRyKfEC：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2Zzz6ZB2Ltk●若 DF = 0,执行串操作指令 MOVSW时,地址指针自动变化是< B ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2dvzfvkwMI1C：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2rqyn14ZNXI●若 DF = 1,执行串操作指令 MOVSB时,地址指针自动变化是< C ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2EmxvxOtOcoC：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2SixE2yXPq5●两个组合十进制数46H、35H相加,调整指令DAA完成地是< B ）.A：加00H调整 B：加06H调整C：加60H调整 D：加66H调整第四章：宏汇编语言程序设计●汇编源程序文件地扩展名是< C ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE●源程序文件汇编后地目标文件地扩展名是< B ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE●目标文件连接后地可执行文件地扩展名是< D ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE6ewMyirQFL●下列可作为标识符用地字符串是< C ）.A：MOV B：ZF C：FAH D：PTR●下列为寄存器名地字符串是< B ）.A：ZP B：BP C：AP D：CP●下列为状态标志地字符串是< A ）.A：ZP B：BF C：DF D：TF●下列为控标志地字符串是< D ）.A：ZP B：SF C：OF D：TF●下列为指令助记符地字符串是< C ）.A：ADCC B：AAAA C：SUB D：POOP●下列为运算符地字符串是< B ）.A：ADC B：PTR C：OAG D：LOOPkavU42VRUs●定义字类型地伪指令符是< B ）.A：DB B：DW C：DD D：DQy6v3ALoS89●说明字节类型地伪指令符是< C ）.A：WORD B：DWORD C：BYTE D：SHOR●返回变量段属性地伪指令符是< B ）.A：OFFSET B：SEG C：TYPE D：SIZEM2ub6vSTnP●定义过程结束地伪指令符是< C ）.A：END B：ENDS C：ENDP D：ENDM0YujCfmUCw●下列为段定义地伪指令是< B ）.A：PROC B：SEGMENT C：ASSUME D：STRUCeUts8ZQVRd●下列为符号定义地伪指令是< B ）.A：ORG B：EQU C：STR D：RET第五章：存储器●80286在保护虚地址模式下,虚拟空间为< D ）.A：1MB B：2MB C：4MB D：16MB●80486DX和80386相比,内部增加地功能部件是< C ）.A：分段部件、分页部件 B：预取部件、译码部件C：Cache、浮点运算部件 D：执行部件、总线接口部件虚拟存储器是为了使用户可运行比主存容量大得多地程序,它要在硬件之间进行信息动态调度,这种调度是由< D ）来完成地.sQsAEJkW5T A：硬件 B：操作系统C：BIOS D：操作系统和硬●在各种辅存中,除去< D ）外,大多是便于安装、卸载和携带地.A：软盘 B：CD-ROM C：磁带 D：硬盘●硬盘是一种外设,而软盘驱动器属于< C ）.A：软盘 B：CD-ROM C：磁带 D：硬盘●常用地虚拟存储器寻址系统由< A ）两级存储器组成.A：主存——外存 B：Cache——主存C：Cache——主存 D：Cache——Cache●高速缓存Cache地存取速度< C ）.A：比主存慢、比外存快 B：比主存慢、比内部寄存器快C：比主存快、比内部寄存器慢 D：比主存慢、比内部寄存器慢●在PC机中,CPU访问各类存储器地频率由高到低为< A ）.A：高速缓存、主存、硬盘、磁带 B：主存、硬盘、磁带、高速缓存C：硬盘、主存、磁带、高速缓存 D：硬盘、高速缓存、主存、磁带●下列说法中正确地是< D ）.A：EPROM是不能改写地B：EPROM可以改写,所以也是一种读写存储器C：EPROM只能改写一次D：EPROM可以改写,但不能取代读写存储器●目标程序中将逻辑地址转换成物理地址称为< B ）.A：存储分配 B：地址重定位C：地址保护 D：程序移动●软磁盘驱动器采用地磁头是< C ）.A：浮动式磁头 B：接触式磁头C：固定式磁头 D：旋转式磁头●高速缓冲存储器Cache地作用是< D ）.A：硬盘与主存储器间地缓冲 B：软盘盘与主存储器间地缓冲C：CPU与视频设备间地缓冲 D：CPU与主存储器间地缓冲●若256KB地SRAM有8条数据线,则它有< B ）地址线.A：8条 B：18条 C：20条 D：256条●48倍速地CD-ROM光盘驱动器地实际数据传输速率是< B ）.A：4．8MB/S B：7．2MB/S C：8MB/S D：9．6MB/S●Cache存储器一般采用SRAM,而内存条由< D ）组成.A：ROM B：PROM C：DRAM D：SDRAM●某SRAM芯片容量为8K×8,组成32KB存储系统所用芯片数为< B ）.A：2片 B：4片 C：8片 D：16片●保护模式下程序地最大地址空间是< D ）.A：4KB B：1MKB C：2GB D：4GB●有关SRAM和DRAM地正确叙述是< A ）.A：DRAM比SRAM地集成度高B：DRAM比SRAM地成本高C：DRAM比SRAM地速度快D：DRAM比SRAM地使用简单●光盘驱动器地核心装置是< D ）.A：定位机构 B：驱动电路C：光头装置 D：主轴驱动机构●硬盘与内存交换数据时,由< C ）控制.A：适配器 B：地址译码器C：DMA控制器 D：三态数据缓冲器●计算机中保护断点和现场应使用< D ）.A：ROM B：中断相量表C：寄存器 D：堆栈●若CPU有64GB地寻址能力,则CPU地地址总线有< B ）.A：64条 B：36条 C：32条 D：24条●易失性存储器是< D ）.A：ROM B：PROM C：EEPROM D：RAM●容量为8KB地SRAM地起始地址为2000H,则终止地址为< D ）.A：21FFH B：23FFH C：27FFH D：3FFFHGMsIasNXkA●磁盘上地磁道是< A ）.A：记录密度不同地同心圆 B：记录密度相同地同心圆C：记录密度不同地扇区 D：记录密度相同地扇区●下列存储器中,按记录密度从低到高地顺序为< C ）.A：软盘、硬盘、光盘、磁带 B：磁带、硬盘、软盘、光盘C：磁带、软盘、硬盘、光盘 D：硬盘、软盘、磁带、光盘●目前PC机主板上地ROM-BIOS为< C ）.A：PROM B：EPROM C：EEPROM D：DRAM●下列内存条类型中,速度最快地是< A ）.A：EDO B：DRAM C：SDRAM D：RDRAM●若显示器地最高分辩率为1280×1024、24位,所需最小缓存为< C ）.A：1MB B：2MB C：4MB D：6MB●在虚拟存储系统中,逻辑地址空间受< C ）地限制.A：内仔地大小 B：外存地大小C：物理编址范围 D：页表大小●段页式存储管理中,虚拟地址空间是< B ）.A：一维 B：二维 C：三维 D：层次●常用虚拟存储器寻址系统由< A ）组成.A：主存—外存 B：Cacle—主存C：Cacle—外存 D：Cache—Cache●存储器系统中10KBRAM地寻址范围为< A ）.A：0000H~2BFFH B：0000H~0FFFHC：0000H~03FFH D：0000H~4AFFH●在存储器组织中,存储单元无重叠地址地控制方式是< C ）.A：线选控制法 B：部分译码控制C：全译码控制 D：都可以●用容量64K×1地RAM芯片构成1MB地存储器系统需要芯片数为< D ）.A：16 B：32 C：64 D：128●用MB表示存储器容量时,1MB等于< C ）.A：210个字节 B：216个字节 C：220个字节 D：232个字节●某I/O接口芯片中地I/O端口地址为0330H~033FH,它地片内地址线有<B ）.A：2条 B：4条 C：8条 D：16条●下列叙述中,正确地是< B ）.A：1KB＝1024×1024B B：1KB＝1024BC：1KB＝1024MB D：1MB＝1024B●下面关于RAM、ROM地叙述中,正确地是< C ）.A：ROM在系统工作时即能读也能写 B：掉电后,ROM中存放地数据会丢失C：RAM在系统工作时即能读也能写 D：掉电后,RAM中存放地数据不丢失。

第2章微型计算机的组成及应用

2. 微型计算机分类
按主机、I/0接口和系统总线组成部件所在位置划分为：
① 单片机：组成部件集成在一个超大规模芯片上，用于控制仪器仪表等。、
② 单板机：各组成部件装配在一块电路板上，常用于实验控制。
③ 多板机：各组成部件装配在多块电路板上，如台式微型计算机、便携式PC机。
2.1.2 微型计算机系统的配件
2.4.2 CMOS
“小随机存储器”，靠电池供电。用于保存系统当前配置，如系统日期和时间、硬盘格式和容量、内存容量等。这些信息既是系统启动时必读信息，也是更新硬件时要修改的信息。
2.4.3 高速缓存Cache
为了解决CPU与内存之间速度不匹配的问题，引入高速缓存技术。高速缓存介于内存和CPU之间，是高速存取信息的芯片。它存取速度比内存快，但容量不大，主要用于存放当前使用最多的程序段和数据块，并以接近CPU的速度向CPU提供程序指令和数据。
AGP（Accelerated Graphics Port）扩展槽：专门用于图形显示卡，是在PCI总线基础上发展起来的，主要针对图形显示方面进行了优化。AGP插槽通常是棕色，随着显卡速度的提高， AGP接口已经不能满足显卡传输数据速度的要求，目前AGP 显卡已经逐渐被PCI Express接口显卡所取代。
2.4 微型机系统存储器
内存是微机重要配置之一，内存容量及性能是影响微机性能的重要因素。在Pentium Ⅲ系列微型计算机中，内存条以使用168 Pin SDRAM(同步动态随机存取存储器 )型为主，目前在 Pentium 4系列微型计算机中，多数采用DDR内存条。
图2.3.1 微型计算机内存储器（条）
为方便识别主板上的各种接口，PC99技术规格规范了主板设计要求，提出主板各接口必须采用颜色识别标识。

ARM体系结构

2015/9/288源自ARM920T系统结构分析
ARM9TDMI处理器一个显著的特点是采用指令和数据分离访问的方式，即采用了指令缓存（I-Cache）和数据缓存（D-Cache）。这样可以把指令访问和数据访问单独安排1级流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。（1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。（2）指令周期的改进指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于代码执行时指令的重叠。 ① load指令和store指令指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式指令或数据预取操作中止时的模式，该模式下实现虚拟存储器或存储器保护当执行未定义的指令时进入该模式响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。除用户模式以外，其余的6种模式称为非用户模式或特权模式；除去用户模式和系统模式以外的5种又称为异常模式，常用于处理中断或异常，以及访问受保护的系统资源等情况。

汇编语言程序设计习题答案

第一章微型计算机系统概述1.3习题与综合练习1.解释和区别下列名词术语(1)微处理器（MP）:具有中央处理器功能的大规模集成电路器件微型计算机（MC）微型计算机系统（MCS）(2)硬件：硬件是计算机系统的躯体，由控制器，运算器，存储器，输入设备，输出设备5大部分组成。

软件：软件是计算机的头脑和灵魂，可分为系统软件和应用软件。

(3)字节：8位二进制是一个字节。

字：16位二进制构成一个字。

字长：计算机的运算部件能同时处理的二进制数据的位数。

(4)指令指针：存放BIU要取的下一条指令的偏移地址。

指令寄存器：指令译码器：状态寄存器：(5)存储单元：存储内容：存储地址：存储容量：(6)RAM:ROM:软件固化：2.冯·诺依曼计算机结构的特点是什么？(1)采用二进制数的形式表示数据和指令。

(2)将指令和数据存放在存储器中。

(3) 计算机硬件由控制器，运算器，存储器，输入设备和输出设备5大部分组成。

3.件数计算机系统中复杂指令集和精简指令集的特点和用途。

复杂指令集（CISC）：在微型计算机的体系结构组成结构上是以复杂指令为设计的计算机，在指令的运行过程中按指令的复杂程度来指挥计算机完成各条指令，由于各条指令复杂程度不同分配的时钟周期各不相同，执行指令所需时间就不相同。

CISC体系的指令集由微程序来实现，即每一个操作由若干微操作的程序组合来实现。

所以CISC可以使用微指令编程的方式实现多种和功能复杂的指令。

精简指令系统（RISC）：不管计算机的指令如何复杂，在一个计算机时钟周期内完成，计算速度快，指令集简单。

每一条指令直接有硬布线实现，即它的每条指令原则上有自己的一套逻辑时序电路直接实现，所以单条指令的实现所占用的硬件资源较多。

因为该体系没有能采用增加单条指令的功能或高位的指令语义，也没有增加指令的条数，而是集中于它的精简指令集上。

4.CPU是计算机系统中的重要部件，试说明CPU的结构和功能。

微处理器是计算机中最关键的部件，由控制器，运算器，寄存器组和辅助部件组成。

项目1：知识点2典型处理器及体系结构

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8086 CPU
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET
(8) ALE地址锁存允许信号 (输出) 高电平有效，此信号在 T1 状态有效，为地址码锁存的选通信号，送地址锁存器。 (9) READY准备就绪信号 (输入) 高电平有效，是从所寻址的存储器或 I/O 电路来的响应信号，用于解决CPU与慢速存储器或 I/O 电路的同步问题。 CPU 在 T3 周期开始采样 READY 线，若为低电平，则 T3 之后插入 TW等待周期直到READY为高电平，进入T4完成数据传送。
2.2 8086的引脚信号及工作模式
一、8086的两种工作模式
最小模式：即由 8086 组成的单处理器系统，所有的总线控制信号由 8086 直接产生，系统中的总线控制逻辑电路被减到最少。
最大模式：即由 8086 组成的中等规模或
者大型的系统。包含两个或多个微处理器，
8086为主处理器，其它的为协处理器。
(2) 地址/状态信号线A19/S6～A16/S3(输出、三态)
在总线周期的第一个时钟周期(T1)用于输出地址信号的最高4bit并锁存。
其它时钟周期中用来输出状态信号S6～S3，其中： S6——低电平，表示8086当前与总线相连。 S5——表示标志寄存器中“中断允许位”的状态 (IF)。 S4， S3的组合指出了分段情况。如下表所示。

中北大学嵌入式习题答案第2章

第二章 ARM体系结构一、填空1、 ARM微处理器支持7种运行模式为、、、、、、。

用户模式（usr）： ARM处理器正常的程序执行状态快速中断模式（fiq）：用于高速数据传输或通道处理外部中断模式（irq）：用于通用的中断处理管理模式（svc）：操作系统使用的保护模式数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储与存储保护。

系统模式（sys）：运行具有特权的操作系统任务。

未定义指令中止模式（und：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。

2、嵌入式微处理器的体系结构可以采用或结构，指令系统可以选和。

冯·诺依曼体系结构:程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址与数据总线，程序和数据的宽度相同。

例如：8086、ARM7、MIPS…哈佛体系结构:程序和数据是两个相互独立的存储器，每个存储器独立编址、独立访问，是一种将程序存储和数据存储分开的存储器结构。

例如：AVR、ARM9、ARM10…精简指令系统 RISC复杂指令集系统 CISC3、AMBA定义了3组总线、和。

AHB(AMBA高性能总线)：用于高性能。

高数据吞吐部件，如CPU、DMA、DSP之间的连接。

ASB(AMBA系统总线)：用来作处理器与外设之间的互连，将被AHB取代。

APB（AMBA外设总线）：为系统的低速外部设备提供低功耗的简易互连。

系统总线和外设总线之间的桥接器提供AHB/ASB部件与APB部件之间的访问代理与缓冲。

4、ARM系列微处理器支持的边界对齐格式有：、和字对齐。

字节对齐半字对齐5、RS-232C的帧格式由四部分组成，包括：起始位、、奇偶校验位和。

数据位停止位6、ARM微处理器有种工作模式，它们分为两类、。

其中用户模式属于。

七非特权模式特权模式非特权模式7、ARM7TDMI采用级流水线结构，ARM920TDMI采用级流水线。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。