计算机组成原理题库

解 ：命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95
主存慢于cache的倍率 ：r = tm / tc = 250ns / 50ns = 5
访问效率 ：e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3%
A指令操作码的译码结果B指令和数据的寻址方式
C指令周期的不同阶段D指令和数据所在的存储单元
23某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围
是（）。
根据主存容量为16 MB=224B，得出主存地址字段中主存字块标记位数为24-9-3=12。主存地址字段各段格式如下图所示
主存字块标记
12位
组地址
9位
字块内地址
3位
（2）由于每个字块中有8个字，而且初态Cache为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着CPU读1~7号单元，均命中。同理CPU读第8、16、。。。。。、96号单元时均未命中。可见CPU在连续读100个字中共有13次未命中，而后7次循环读100个字全部命中，命中率=100*8-13/100*8=98.375%
9
8
OP
A
例3、某模型机共有64种操作，操作码位数固定，且具有以下特点：
（1）采用一地址或二地址格式
（2）有寄存器寻址、直接寻址和相对寻址（位移量为-128~+127）三种寻址方式
（3）有16个通用寄存器、算术运算器和逻辑运算的操作数均在寄存器中，结果也存在寄存器中
（4）取数/存数指令在通用寄存器和存储器之间传送数据
(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H
解: 1）X=00 , D=20H ,有效地址E=20H
2) X=10 , D=44H ,有效地址E=1122H+44H=1166H
3) X=11 , D=22H ,有效地址E=1234H+22H=1256H
4) X=01 , D=21H ,有效地址E=0037H+21H=0058H
5
4
11000 6条
11101
7
OP
Rx
A
（3）在寄存器寻址的二地址指令中，两个寄存器的地址共8位，剩下的8位可做为操作码，比格式（2）的操作码扩展了3位。8条这种指令的操作码为11110000~11110111。剩下的11111000~11111111这8个编码可做为扩展用。
8
4
4
OP
Ri
Rj
（4）在直接寻址的一地址指令中，除去7位的地址码外，可有9位操作码，比格式（3）的操作码扩展了1位，与格式（3）剩下的8个编码组合，可构成16个9位编码。以11111作为格式（4）指令的操作码特征位，12条这种指令的操作码为111110000~111111011，剩下的111111100~111111111可作为扩展用。
式
A并行B串行C并行或串行D分时传送
19微程序设计中，相容性的微操作是指（）。
A同时或同一个CPU周期内可以并行执行的操作。
B在同一个总线周期并行执行的操作
C在同一个时钟周期内可以并行执行的操作
D在同一个指令周期内可以并行执行的操作
20．以下不属于RISC机器的特征是（）
A寻址方式少且简单B指令功能简单，控制器多采用硬布线方式
例1、某机指令格式如图所示：
OP
X
D
1510
98
7 0
图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H,(X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制）
C用于指定主存单元和I/O设备接口电路的地址D用于传送主存物理地址和逻辑地址
17．在（）的计算机系统中，外设可以和主存储器单元统一编址，因此
可以不使用I/O指令。
A．单总线B．双总线C三总线D多种总线
18.一个适配器必须有两个接口：一是和系统总线的接口，CPU和适配器的数据
交换是并行方式；二是和外设的接口，适配器和外设的数据交换是（）方Biblioteka （1）画出主存地址字段中各段的位数。
（2）设Cache初态为空，CPU依次从主存第0、1、2、。。。。。、99号单元读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？
（3）若Cache的速度是主存速度的6倍，试问有Cache和无Cache相比，速度提高多少倍？
解：（1）根据每个字块有8个字，得出主存地址字段中字块内地址字段为3位。根据Cache容量为16KB=214B，字块大小为23B，得Cache共有211块，故c=11。根据四路组相联映像2r=4，得r=2，则q=c-r=9
2. 已知 X = -0.01111,Y = +0.11001, 求[X]补,[-X] 补,[Y] 补,[-Y] 补,X+Y=?,X-Y=?
解：[X]补=1.10001 [-X] 补=0.01111 [Y] 补=0.11001 [-Y] 补=1.00111
[X]补=11.10001 [X]补=11.10001
↑
S 阶码8位 尾数23位
指数e = 阶码-127 = 10000010-01111111 = 00000011 = （3）10
包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011
于是有 X =（-1）S×1.M×2e = +（1.011011）×23 = +1011.011 = （11.375）10
D存储器进行一次读或写操作所需的平均时间
7．当前的CPU由（）组成。
A控制器B控制器、运算器、cacheC运算器、主存D控制器、ALU、主存
8．在集中式总线仲裁中，（）方式响应时间最快。
A独立请求B计数器定时查询C菊花链D分布式查询
9．CPU中跟踪指令后继地址的寄存器是（）。
A地址寄存器B指令计数器C程序计数器D微程序计数器
+[Y]补=00.11001 +[-Y]补=11.00111
00.01010 10.11000
X+Y=+0.01010 X-Y 结果发生溢出
3. 设有一个具有20位地址和32位字长的存储器，问：
(1)该存储器能存储多少个字节的信息？
(2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？
解：（1）应为32位字长为4B，220 =1M= 1024K,存储器容量为220×4B = 4MB，可存储4M字节的信息
A冯·偌依曼B并行C智能D串行
2.某机字长16位，其中1位表示符号位。若用定点原码整数表示，则最小负
整数为（）。
A−(214−1)B−(215−1)C−(215+1)D−215
3．以下有关运算器的描述，（）是正确的。
A只能实现加法运算B只能实现算术运算C可实现算术运算与逻辑运算
D只实现逻辑运算
4．EEPROM是指（）。
（2）SRAM芯片容量为512K×8位 = 512KB = 0.5MB
所需芯片数目为：4MB ÷ 0.5MB = 8片
4、CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。
A读写存储器B只读存储器C闪速存储器D电擦除可编程只读存储器
5．计算机系统是一个由硬件、软件组成的多级层次结构，它通常由（）、
一般机器级、操作系统级、汇编语言级、高级语言级组成。
A微程序级B主存级Ccache级D算法语言级
6．存储器的存储周期是指（）。
A存储器的读出时间B存储器的写入时间
C存储器连续启动两次读操作所需间隔的最小时间
平均访问时间 ：ta = tc / e = 50ns / 0.833 = 60ns
5、CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：
1．Cache 命中率H。
2．Cache/主存系统的访问效率e。
6、设有8个模块组成的八体存储器结构，每个模块的存取周期为400ns，存储字长为32位。数据总线宽度为32位，总线传输周期为50ns，试求出顺序存储和交叉存储的存储器带宽。
7、设某机主存容量为16MB,Cache的容量为16KB，每字块有8个字，设计一个四路组联映像（即Cache每组内共有4个字块）的Cache组织，要求：
（3）寄存器寻址的二地址指令8条
（4）直接寻址的一地址指令12条
解：（1）在直接寻址的二地址指令中，根据题目给出直接寻址空间为128字，则每个地址码为7位，3条这种指令的操作码为00，01和10，剩下的11可作为下一种格式指令的操作码扩展用。
2
7
00 3条
11
7
OP
A1
A2
（2）在变址寻址的一地址指令中，根据变址时的位移量-64~+63，形式地址A取7位。根据16个通用寄存器可作为变址寄存器，取4位作为变址寄存器R的编号。剩下的5位可做为操作码。6条这种指令的操作码为11000~11101，剩下的两个编码11110~111111可作为扩展用。
(3)根据题意，设主存存取周期为6t, Cache存取周期为t,没有Cache的访问时间为6t*800,有Cache的访问时间为t(800-13)+6t*13,则有Cache和没有Cache相比，速度提高倍数为