流水线ADC中高速比较器的设计和分析
一种用于流水线ADC的CMOS比较器的设计
一种用于流水线ADC的CMOS比较器的设计
周前能;向正煌
【期刊名称】《数字技术与应用》
【年(卷),期】2015(000)011
【摘要】本文基于SMIC018μmCMOS工艺设计了一种应用于流水线ADC的开关电容预放大锁存比较器。
开关电容预放大比较器整体功耗比静态比较器少，且具有速度快，踢回噪声小的特点。
且通过验证分析，可以知道开关电容预放大比较器能够很好的满足流水线子ADC对比较器的要求。
【总页数】1页(P142-142)
【作者】周前能;向正煌
【作者单位】重庆邮电大学光电工程学院重庆400065
【正文语种】中文
【中图分类】TP311
【相关文献】
1.适用于SAR ADC的CMOS比较器的设计 [J], 裴晓敏
2.用于低噪声CMOS图像传感器的流水线ADC设计及其成像验证 [J], 邓若汉;徐星;王洪彬;余金金;陈世军;陈永平
3.一种用于流水线ADC的CMOS比较器的设计 [J], 周前能;向正煌
4.一种用于流水线结构ADC中改进速度/功耗比的CMOS动态比较器(英文) [J], 刘珂;杨海钢
5.一种用于流水线ADC的高速电压比较器 [J], 殷湛;郭立;杨吉庆
因版权原因，仅展示原文概要，查看原文内容请购买。
基于过零检测的流水线型ADC的设计
基于过零检测的流水线型 Ａ Ｄ Ｃ的设计
其工作过程是 ： 当 。 为高 电平时 ， 输入信号被采样
到电容 ｃ 。 和ｃ 上； 当 ： 为高 电平时 ， 运放 的虚短使得
，
从而使 电荷在 ｃ 和ｃ 上重新分布 。
（ １ ）
过零检测器为 电流源提高控制信号 。
２系统 结构及 电路实现
２ ． １系统结构
本次设计采 用全差分 １ ． ５ ｂ ｉ ｆ级 的结构 ， 共１ １ 级， 如 图３ 所示 。 其 中， 最后 １ 级作为前面一级的负载 ， 产生 的
Ｖｃ Ｍ ＶＣ ＇ Ｍ
数字码 不作为有效 输出 。除 了 ＭＤ Ａ Ｃ采 用 Ｚ Ｃ Ｂ Ｃ结构 外， 其他模块都 采用流水线 的传统结 构来实现 。
检测器类似于一个 比较器 ，根据输入端信号的大小 ， 输 出数字高低 电平 。电流源在数字信号的控制下 ， 对输 出 节点进行充 电。其工作过程是 ： 采样相位和运放结构相 同， 在 为高 电平 时 ， 电荷被 采样 到 电容 ｃ 和 上 ； 在 变 为高 电平 时 ，开关在一个 短暂 的复位 时钟
（ ２ ）
由电荷守恒 ， 得：
广 （ Ｃ ＋ Ｃ ２ ） ＝ ｒ — Ｃ ＋ ｏ ＿ Ｉ Ｃ ｚ 将 代人上式 ， 得：
Ｖ ｏ ＝ ２ Ｖ 广
ｎ
Ｖ Ｘ
．．
虚短 的误 差和运放 的开环增益 成反 比 ， 因此 ， 运 放
Ｖ Ｃ Ｍ
的开环增 益必须足 够大 以保证 虚短 的误差 满足应用 的 需求 。 另外 ， 为 了达到足够 的小信号来建立精度 ， 反馈 环
（ ｂ ）
图 ２基于 过零检 测 的 ＭＤ Ａ Ｃ电路 及 时序 图
s流水线ADC中采样保持器和增益数模单元的设计的开题报告
14bit 80MS/s流水线ADC中采样保持器和增益数模单元的设计的开题报告一、选题的背景和意义随着通信、计算机、控制等领域的快速发展，其对高速、高精度的模拟信号转换需求越来越高。
由此，高速、高精度的模拟信号采集电路已经成为现代电子系统设计的关键基础。
而ADC（Analog-to-Digital Converter）作为模拟信号转换的核心元器件，采样保持器和增益数模单元是影响ADC转换速度和精度的重要因素。
因此，本课题拟设计一个14bit、80MS/s流水线ADC中的采样保持器和增益数模单元，以满足高速高精度数据转换的需求，为电子系统设计提供重要支持。
二、相关技术介绍1、流水线ADC流水线ADC是一种高速的逐级转换型ADC，它是由多个单级ADC 连接而成，每一级ADC都负责1~2个最低有效位（LSB）的转换。
流水线ADC的核心部分是管性放大器（GM）和比较器，GM用于将输入信号的抗噪特性、增益和动态范围放大到一个适当的电平，比较器用于将GM 的输出与一个参考电压进行比较，从而产生宏观比较误差，并通过用户设置的比例器进行数字化。
流水线ADC具有较高的采样速率和较小的量化误差，广泛应用于高速信号处理和测量系统中。
2、采样保持器采样保持器是模拟信号采样电路中一个重要组成部分，其作用是在模拟信号稳态时刻对信号进行快速采样并保持，以便后续A/D转换操作的进行。
采样保持器的主要指标是保持时间和信号失真，保持时间即保持器上保持模拟信号的时间长度，信号失真指保持模拟信号的精度。
因此，保持时间和信号失真是衡量采样保持器性能的两个主要指标。
3、增益数模单元增益数模单元是流水线ADC中一个重要的模块，其主要作用是将输入信号在适当的放大系数下转换为电压信号，并将电压信号转换为数字信号。
增益数模单元在实现高速、高精度数据转换时必不可少，其关键指标是增益误差、偏置误差、线性度、电气参数等。
三、设计方案的技术路线设计方案的技术路线是：首先确定涉及到的系统结构、采样保持器和增益数模单元的电路设计方案和实现方法；然后对整个系统进行联合建模和优化验证；最后进行芯片制作、测试和封装，并针对不同的实际应用环境进行量产。
高性能流水线ADC中MDAC的研究的开题报告
高性能流水线ADC中MDAC的研究的开题报告一、研究背景流水线ADC是高速、高精度转换的一种重要方法，其核心部分是多级的前端采样和匹配的比较器，以及相邻级之间的数字校准和插值电路，其中MDAC（Matched Dual Amplifier Circuit）被广泛应用于流水线ADC中，作为扩散和校准的核心部件，能够实现较高的转换精度和速度。
然而，现有的MDAC架构存在一些问题，如功耗较高、非线性失真等，因此需要进行进一步研究和改进。
二、研究目的本研究旨在探索高性能流水线ADC中MDAC的相关问题，提出新的架构或改进方案，以提高转换精度、速度和功耗等方面的性能。
三、研究方法本研究将采用以下方法：1. 文献综述：对MDAC的原理、现有架构及存在的问题进行系统分析和总结，研究其在高性能流水线ADC中的应用和限制等方面的文献资料。
2. 研究模型：建立MDAC在流水线ADC中的数学模型，分析其性能限制和优化方向。
通过仿真和实验验证模型的有效性和可行性。
3. 硬件设计：根据研究模型，提出新的MDAC架构或改进方案，并进行硬件设计和实现。
通过实验验证所提方案在性能方面的改进和电路实现的可行性。
四、研究内容本研究将集中探讨以下问题：1. MDAC原理及其在流水线ADC中的应用；2. 现有MDAC架构的性能分析及存在的问题，如功耗、非线性失真等；3. 针对现有问题提出的改进方案，如二次侧绕线、折叠共源共漏极电流源等；4. 建立MDAC在流水线ADC中的数学模型，并进行仿真和实验验证；5. 设计和实现所提出的MDAC架构或改进方案的硬件电路，验证其在性能方面的改进和电路实现的可行性。
五、研究意义本研究将为高性能流水线ADC的设计和实现提供新的思路和方法，改进现有MDAC架构的性能限制，促进高精度、高速、低功耗的ADC技术的发展，具有一定的理论和实用价值。
高速高精度ADC的研究与设计
高速高精度ADC的研究与设计作者：王俊博来源：《科学与财富》2017年第32期摘要：当前来看，单独的ADC模拟输入带宽是存在限制的，其自带的混合滤波器组无法在模拟信号中采样。
本文建立了一个低通滤波器和混频器基础之上的模型，并且从时间和频率这两个维度上建立了一个高速度、高精度的ADC系统，当前来看已经可以满足无线电以及雷达等多重需求了。
关键词：抽取器；ADC系统；混合滤波器组ADC全名为模数转换器件，这个接口部件的作用是将模拟量向数字量转化，在二者之间起到了纽带作用。
当前来看，超大规模集成电路的数量已经越来越多，制造工艺也在不断改善，其在性能上一直有所发展。
当前来看，市面上2GSPS规格的模数转换器件已经比较常见，但从另一面来看，随着信息机数的发展，其已经不仅局限于通讯领域，在医学领域和宽带领域也都在精度上提出了更高的要求，所以ADC系统的要求越来越高，需要其提高速度并且提高精度。
可以说运行速度和精度是衡量一个ADC的重要标准，其中转换速度直接能够反映出这个模拟信号的带宽情况，其精度也决定着整个模拟信号的量化指数。
就ADC结构来说，这两个参数可以说是一对矛盾，如果其速率高，就会早成精度的下降，而其精度提高则会给速度造成影响，这种特性给当前信息技术的发展带来了一定阻碍，所以我们有必要对旧有的技术进行改进，建立一个高精度、高速度的ADC系统。
1 关于混合滤波器组ADC系统首先将受到的模拟信号进行分割，保证各子带的带宽相等，然后将各频带的信号来进行高精度采样，每个ADC系统使用的时钟为同一个，避免进行交替采样操作。
但是由于有过渡带的存在，其采样处理操作无法满足实际使用的要求，在进行采样之后，信号会出现重叠现象。
虽然混合滤波器的ADC系统精度较高，但是其依然存在着一系列缺陷，例如最高频率依然无法符合使用需求，会直接导致信号被过滤而无法接收。
上图中第一个SHA可以带宽信号运用高速手段来进行离散，第二个SHA则可以进行抽取，所以这样看来，两个SHA共同完成调频信号处理工作。
流水线ADC的后台数字校准技术研究与设计
流水线ADC的后台数字校准技术研究与设计目录摘要 (1)Abstract . (2)1 绪论 (3)2 模数转换器概述 (5)2.1不同结构ADC简介 (5)2.2流水线ADC结构 (7)2.3 ADC的性能指标 (9)2.3.1静态指标 (9)2.3.2动态指标 (9)3流水线ADC误差来源分析 (11)3.1电容失配误差 (11)3.2运放有限增益误差 (12)3.3比较器失调误差 (13)3.4采保电路误差 (14)3.5时钟抖动误差 (15)3.6小节 (17)4数字后台校准技术 (18)4.1 数字校准技术概述 (18)4.1.1 前台数字校准技术 (19)4.1.2伪后台数字校准技术 (19)4.1.3 后台数字校准技术 (20)4.2冗余位校准算法 (24)4.3 ADSC调制的伪随机序列注入校准技术 (29)5 仿真结果分析 (34)5.1理想ADC仿真结果 (34)5.2加入比较器失调的仿真 (35)5.3加入增益误差的仿真 (36)5.4 存在比较器失调误差和增益误差的仿真 (38)结论 (41)致谢 (42)参考文献 (43)流水线ADC 的后台数字自校准技术研究与设计摘要：随着IT 行业的快速发展，现代信号处理系统对模数转换器的精度、速度和功耗等性能提出了更高要求。
但是在现有CMOS 工艺条件下单靠模拟电路设计，ADC 的速度和精度几乎已经达到了极限。
为了进一步提高ADC 的性能以适应不断提高的市场需求，研究人员不得不寻求新的行之有效的途径。
研究表明，在现有电路设计和工艺水平上对ADC 进行数字校正和补偿，对提高ADC 的性能非常有效。
本文通过对流水线ADC 的误差来源的深入分析，针对流水线ADC 的两大主要误差来源——比较器失调和运放增益误差，研究了冗余位校准和伪随机序列校准这两种数字后台校准算法。
其中冗余位校准算法通过采用冗余位，可以使比较器的失调电压放宽到LSB 5.0±,即在这个范围内的比较器失调都不会导致错误的输出结果，这大大降低了模拟电路的设计难度。
多种ADC的分析比较
多种ADC的分析比较A/D转换技术现在的软件无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度，一般的测控系统也希望在精度上有所突破，人类数字化的浪潮推动了A/D转换器不断变革，而A/D转换器是人类实现数字化的先锋。
逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。
分级型和流水线型ADC 主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。
此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解调等方面。
∑-Δ型ADC主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。
下面对各种类型的ADC 作简要介绍。
1.逐次逼近型ADC逐次逼近型ADC应用非常广泛的模/数转换方法，它包括1个比较器、1个数模转换器、1个逐次逼近寄存器(SAR)和1个逻辑控制单元。
它是将采样输入信号与已知电压不断进行比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数。
这一类型ADC的分辨率和采样速率是相互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。
优点：分辨率低于12位时，价格较低，采样速率可达1MSPS;与其它ADC相比，功耗相当低。
缺点：在高于14位分辨率情况下，价格较高;传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。
2.积分型ADC积分型ADC又称为双斜率或多斜率ADC，它的应用也比较广泛。
它由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成，通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。
与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。
积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。
比较器与加法器电路的设计与分析
比较器与加法器电路的设计与分析在电子电路中，比较器（Comparator）和加法器（Adder）是常见的元件，广泛应用于各类电子设备中。
本文将对比较器和加法器的电路设计与分析进行讨论与探究。
一、比较器的设计与分析比较器是一种电子电路元件，其主要功能是将输入信号与参考信号进行比较，并将比较结果以不同的输出电平表示。
在实际应用中，比较器常被用于判断输入信号是否超过某一阈值，以实现开关、触发器等功能。
1.1 比较器的基本结构比较器的基本结构由一个差分放大器和一个输出级组成。
差分放大器（Differential Amplifier）是比较器的核心部分，其作用是放大差模信号并产生输出。
输出级则负责将差模信号转化为数字电平输出。
一般来说，比较器的输入端包括正向输入端（+IN）和反向输入端（-IN），以及一个参考电压端（REF），用于设定比较的阈值。
输出端通常标记为OUT。
1.2 比较器的工作原理比较器的工作原理可以简单描述如下：当+IN输入信号大于-IN输入信号时，输出电平为高电平，否则为低电平。
这种工作模式被称为非反相比较器（Non-Inverting Comparator）。
在实际应用中，常常需要根据具体需求选择不同类型的比较器。
例如，若需要反相输出结果，则可以使用反相比较器（Inverting Comparator）。
1.3 比较器的参数与性能指标比较器的设计需要参考一系列参数与性能指标，以便满足实际需求。
以下是一些常见的参数与性能指标：1.3.1 输入阈值（Input Threshold）：指在输入信号和参考信号比较时，两者之间的电压差值。
超过该阈值的信号将产生状态转变。
1.3.2 输入电压范围（Input Voltage Range）：指比较器能够接受的输入电压范围，超出范围的信号将无法正确比较。
1.3.3 响应时间（Response Time）：指比较器从接收到输入信号到产生输出结果所需的时间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
流水线ADC中高速比较器的设计和分析
在任何一个高速高辨别率的模数转换器中，高精度和迅速总是起着至关重要的作用。
与其它种类的相比，流水线ADC 有着高速、高辨别率的特点。
因此，它在系统中，有着广泛的应用。
流水线ADC由许多子
FLASHADC 构成。
流水线ADC 的特性中，特殊是速度，功耗和失调对囫囵有着很重要的影响。
适合流水线的动态比较器主要有三种：分压比较器、差分比较器和差分比较器。
但是他们可能消耗过多的功耗和较大的失调电压。
因此，前置运放锁存比较器的优势体现在3.5 位的子
FLASHADC 或者更高辨别率的子FLASHADC 中。
在考虑上面提及的因素后，本文给出了时光延迟、失调电压和比较器的踢回噪声的理论分析，并按照此分析，设计和优化了比较器电路。
2 预放大锁存比较器的工作原理
前置增益运放锁存比较器的原理是前置增益运放放大输入信号，被放大后的信号输入到锁存比较器，最后信号通过一个一般的RS 触发器，得到终于比较结果。
这种结构结合了前置增益运放对输入信号负指数响
应和锁存比较器对输入信号正指数响应的优点。
因此前置增益运放锁
存比较器与其它锁存比较器相比，有较小的传输的延迟。
锁存比较器
的失调电压除以预的增益后折算到运放的输入端。
因此，前置增益运
放比较器的失调电压主要来自于预放大器。
通过前置增益运放比较器
输入端的踢回噪声，在信号的比较阶段混淆了输入信号。
没有隔离电
路可能导致采样电路的不稳定性和不精确的比较结果。
因此在锁存比
较器输入端和前置增益运放的输出端在之间需要一个隔离电路。
3 电路的结构
图1 给出了前置增益运放锁存器的电路结构。
前置增益运放有两个差分对，分离由NM2，NM3，NM4 和NM5 组成。
PM1，PM2，PM3，PM4 交
错相连形成一个正反馈回路，并且增大了前置放大器的增益。
NM9，NM10，NM11，PM6，PM11 是开关。
电路的工作流程为：当Clk 为低的时候，锁存比较器被复位，与此同时，Clk1 为高，锁存比较器能够接收到前
第1页共5页。