微电子工艺课程设计报告书

微电子工艺课程设计

一、摘要

仿真（simulation）这一术语已不仅广泛出现在各种科技书书刊上，甚至已频繁出现于各种新闻媒体上。不同的书刊和字典对仿真这一术语的定义性简释大同小异，以下3种最有代表性，仿真是一个系统或过程的功能用另一系统或过程的功能的仿真表示；用能适用于计算机的数学模型表示实际物理过程或系统；不同实验对问题的检验。仿真（也即模拟）的可信度和精度很大程度上基于建模（modeling）的可信度和精度。建模和仿真（modeling and simulation）是研究自然科学、工程科学、人文科学和社会科学的重要方法，是开发产品、制定决策的重要手段。据不完全统计，目前，有关建模和仿真方面的研究论文已占各类国际、国内专业学术会议总数的10%以上，占了很可观的份额。

集成电路仿真通过集成电路仿真器（simulator）执行。集成电路仿真器由计算机主机及输入、输出等外围设备（硬件）和有关仿真程序（软件）组成。按仿真内容不同，集成电路仿真一般可分为：系统功能仿真、逻辑仿真、电路仿真、

器件仿真及工艺仿真等不同层次（level ）的仿真。其中工艺和器件的仿真，国际上也常称作“集成电路工艺和器件的计算机辅助设计”（Technology CAD of IC ），简称“IC TCAD ”。

二、 综述

这次课程设计要求是：设计一个均匀掺杂的pnp 型双极晶体管，使T=346K 时，β=173。V CEO =18V ，V CBO =90V ，晶体管工作于小注入条件下，最大集电极电流为IC=15mA 。设计时应尽量减小基区宽度调制效应的影响。要求我们先进行相关的计算，为工艺过程中的量进行计算。然后通过Silvaco-TCAD 进行模拟。

TCAD 就是Technology Computer Aided Design ，指半导体工艺模拟以及器件模拟工具，世界上商用的TCAD 工具有Silvaco 公司的Athena 和Atlas ，Synopsys 公司的TSupprem 和Medici 以及ISE 公司（已经被Synopsys 公司收购）的Dios 和Dessis 以及Crosslight Software 公司的Csuprem 和APSYS 。这次课程设计运用Silvaco-TCAD 软件进行工艺模拟。通过具体的工艺设计，最后使工艺产出的PNP 双极型晶体管满足所需要的条件。

三、 方案设计与分析

各区掺杂浓度及相关参数的计算

对于击穿电压较高的器件，在接近雪崩击穿时，集电结空间电荷区已扩展至均匀掺杂的外延层。因此，当集电结上的偏置电压接近击穿电压V 时， 集电结可用突变结近似，对于Si 器件击穿电压为4

313106-⨯=）（BC B N V ， 集电区杂质浓度为：3

4133413)1106106CEO n CBO C BV BV N β+⨯=⨯=（）（

由于BV CBO =90所以Nc=5.824*1015cm -3

一般的晶体管各区的浓度要满足NE>>NB>NC

设N B =10N C ;N E =100N B 则：

Nc=5.824*1015cm -3；N B =5.824*1016cm -3；N E =5.824*1018cm -3

根据室温下载流子迁移率与掺杂浓度的函数关系，得到少子迁移率：

；； 根据公式可得少子的扩散系数：

C C q

kT D μ==0.03×1300=39s cm /2 B B q

kT D μ==0.03×330=9.9s cm /2 E E q kT D μ=

=0.03×150=4.5s cm /2 根据掺杂浓度与电阻率的函数关系，可得到不同杂质浓度对应的电阻率：

根据少子寿命与掺杂浓度的函数关系，可得到各区的少子寿命

E B C τττ和、： 根据公式得出少子的扩散长度：

C C C

D L τ==6105.339-⨯⨯≈cm 21017.1-⨯

B B B D L τ==7100.99.9-⨯⨯≈cm 31098.2-⨯

E E E D L τ==6101.15.4-⨯⨯≈cm 31022.2-⨯

s V cm ⋅==/13002n C μμs V cm P B ⋅==/3302μμs V cm N E ⋅==/1502μ

μcm C ⋅Ω=17.1ρcm B ⋅Ω=1.0ρcm E ⋅Ω=014.0ρs C 6105.3-⨯=τs B 7109-⨯=τs E 6101.1-⨯=τ

集电区厚度Wc 的选择

Wc 的最大值受串联电阻Rcs 的限制。增大集电区厚度会使串联电阻Rcs 增加，饱和压降VCES 增大，因此WC 的最大值受串联电阻限制。

综合考虑这两方面的因素，故选择WC=8μm

Wb ：基区宽度的最大值可按下式估计：

212

][βλnb B L W <

取λ为4

可得MAX ≈4.31um

可得MIN ≈0.381*10-4

由于B E N N >>，所以E-B 耗尽区宽度（EB W ）可近视看作全部位于基区内，又由C B N N >，得到大多数C-B 耗尽区宽度（CB W ）位于集电区内。因为C-B 结轻掺杂一侧的掺杂浓度比E-B 结轻掺杂一侧的浓度低，所以CB W ＞EB W 。另外注意到B W 是基区宽度，W 是基区中准中性基区宽度；也就是说，对于PNP 晶体管，有：nCB nEB B x x W W ++=，

所以基区宽度为m W B μ6.3=，满足条件0.381um

其中nEB x 和nCB x 分别是位于N 型区内的E-B 和C-B 耗尽区宽度，在BJT 分析中W 指的就是准中性基区宽度。

扩散结深：

在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取：

反射结结深为um W X B je 6.3==

集电结结深为um W X B j 2.72c =⨯=

芯片厚度和质量

本设计选用的是电阻率为 的P 型硅，晶向是<111>。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。

2

1)0](2[CBO A D A D S B BV N N N qN W +>εε