二输入与非门、或非门版图设计教学内容
二输入与非门、或非门版图设计 精品资料
仅供学习与交流，如有侵权请联系网站删除 谢谢2 课程名称 Course 集成电路设计技术
项目名称
Item 二输入与非门、或非门
版图设计
与非门电路的版图：
.spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:03
.include H:\ml2_125.md 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢3 VPower VDD GND 5
va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F)
* WARNING: Layers with Unassigned AREA Capacitance. * * * * * * * WARNING: Layers with Unassigned FRINGE Capacitance. * * * * * * * * * WARNING: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = VDD (34,37) * 2 = A (29.5,6.5) * 3 = B (55.5,6.5) * 4 = F (42.5,6.5) * 6 = GND (25,-22) M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5) M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5) M3 F B 5 GND NMOS L=2u W=9.5u AD=52.25p PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5) M4 5 A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=52.25p PS=30u * M4 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5) * Total Nodes: 6 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢4 * Total Elements: 4 * Extract Elapsed Time: 0 seconds .END 与非门电路仿真波形图（瞬时分析）： .spc文件（直流分析）： * Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ml2_125.md VPower VDD GND 5 va A GND 5 vb B GND 5 .dc va 0 5 0.02 vb 0 5 0.02 .print dc v(F) * WARNING: Layers with Unassigned AREA Capacitance. * * * * * * 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢5 * WARNING: Layers with Unassigned FRINGE Capacitance. * * * * * * * * * WARNING: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = VDD (34,37) * 2 = A (29.5,6.5) * 3 = B (55.5,6.5) * 4 = F (42.5,6.5) * 6 = GND (25,-22) M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5) M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5) M3 F B 5 GND NMOS L=2u W=9.5u AD=52.25p PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5) M4 5 A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=52.25p PS=30u * M4 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5) * Total Nodes: 6 * Total Elements: 4 * Extract Elapsed Time: 0 seconds .END 与非门电路仿真波形图（直流分析）： 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢6 或非门电路的版图： 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢7 .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: E:\cmos\huofeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:04 .include H:\CMOS\ml2_125.md VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. * *
* * * WARNING: Layers with Unassigned FRINGE Capacitance. * * * * * * * * * WARNING: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = VDD (34,37) * 2 = A (29.5,6.5) * 3 = B (55.5,6.5) * 4 = F (42.5,6.5) * 6 = GND (25,-22) M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5) M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5) M3 F B 5 GND NMOS L=2u W=9.5u AD=52.25p PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5) M4 5 A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=52.25p PS=30u * M4 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5) * Total Nodes: 6 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢4 * Total Elements: 4 * Extract Elapsed Time: 0 seconds .END 与非门电路仿真波形图（瞬时分析）： .spc文件（直流分析）： * Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ml2_125.md VPower VDD GND 5 va A GND 5 vb B GND 5 .dc va 0 5 0.02 vb 0 5 0.02 .print dc v(F) * WARNING: Layers with Unassigned AREA Capacitance. * * * * * * 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢5 * WARNING: Layers with Unassigned FRINGE Capacitance. * * * * * * * * * WARNING: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = VDD (34,37) * 2 = A (29.5,6.5) * 3 = B (55.5,6.5) * 4 = F (42.5,6.5) * 6 = GND (25,-22) M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5) M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5) M3 F B 5 GND NMOS L=2u W=9.5u AD=52.25p PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5) M4 5 A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=52.25p PS=30u * M4 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5) * Total Nodes: 6 * Total Elements: 4 * Extract Elapsed Time: 0 seconds .END 与非门电路仿真波形图（直流分析）： 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢6 或非门电路的版图： 精品资料 仅供学习与交流，如有侵权请联系网站删除 谢谢7 .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: E:\cmos\huofeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:04 .include H:\CMOS\ml2_125.md VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. * *
或非门
实验五二输入或非门的版图设计【1】实验名称:二输入或非门的版图设计【2】目的：根据电路图绘制出两输入的或非门版图，并对其进行DRC检测和T-Spice模拟仿真。
【3】使用设备和工具：微型计算机一台；Tanner软件【4】实验时间：2011-05-20【5】版图设计要求：1、在做此项目之前明确此项目设计到的技术资料，所用的工艺。
2、设置软件环境,即打开L_edit后一定要进行替换设置，具体操作方法见“IC版图设计—Tanner软件基本操作”。
3、设计规则与版图图层定义:弄清楚版图层次，根据工艺设计规则开始绘制版图，置于具体设计规则。
4、设计PMOS的W/L=12um/2um、NMOS的W/L=6um/2um的两输入或非门。
【6】电路图如下图所示：【7】设计步骤：（注意绘制的每一步都要检测）1、实验要求是12/2的PMOS管由两个6/2的PMOS并联。
由于前面实验已经绘制过PMOS 版图，所以这里不详细的介绍绘制过程。
绘制4个PMOS管如下图所示：2、绘制PMOS管的衬底如下图所示：3、将所有的PMOS管按照电路设计要求连接，如下图所示：4、绘制NMOS版图（两个NMOS并联）如下图所示：5、将绘制好的PMOS管和NMOS管按照电路设计要求连接起来如下图所示：6、绘制两个输入端口和一个输出端口。
并在版图中进行标注说明，如下图所示：7、绘制过程完成。
8、将二输入或非门的版图成果转化成 T-Spice文件。
提取过程和前面的一样，不过多的解释。
9、T-Spice模拟：将二输入或非门的版图转化出的结果 nor2．spc利用 T-Spice来进行模拟。
【8】、仿真结果如下图所示：【9】、或非门真值表A B Out0 0 10 1 01 0 01 1 0 【10】、试验检测，满足设计要求，实验结束。
与非门作为与门、非门教案示例
与非门作为与门、非门教案示例教案名称：组合逻辑电路：与门、非门教学目标：1. 理解与门的基本原理和功能；2. 理解非门的基本原理和功能；3. 学会使用与门和非门设计并实现简单的逻辑电路；4. 培养学生的逻辑思维和创造力。
教学准备：1. PowerPoint或白板；2. 与门和非门的实物模型或图片。
教学过程：1. 引入（5分钟）：- 分享为什么需要逻辑门，以及逻辑门的应用领域；- 介绍与门和非门的基本概念和功能。
2. 理论讲解（10分钟）：- 解释与门的功能：只有当所有输入端同时为高电平时，输出端才为高电平，否则为低电平；- 解释非门的功能：将输入端的高电平反转为低电平，低电平反转为高电平。
3. 示例解析（15分钟）：- 给出一个简单的与门示例，如A与B的输出连接到与门的两个输入端，输出连接到LED灯；- 解析A和B的不同输入情况下的输出结果；- 让学生自己思考和解答一些问题，如什么情况下会使与门输出低电平，如何改变输入以得到期望的输出等。
4. 实践操作（20分钟）：- 分发与门、非门的实物模型或图片给学生；- 要求学生配对或小组合作，使用与门和非门组合，设计并实现一个逻辑电路；- 让学生分享他们的设计，与全班共同讨论。
5. 总结（5分钟）：- 请学生简要总结与门和非门的原理和功能；- 强调逻辑门在电子电路和计算机中的重要性。
6. 作业（自主学习）：- 要求学生自主学习进一步了解逻辑门的种类和应用，以及相关的逻辑设计原则和方法。
教学延伸：1. 根据学生的实际能力和兴趣，可以引入其他逻辑门的讲解和实践；2. 引导学生进行更复杂的逻辑电路设计，如多个逻辑门的组合等。
评估方式：1. 在实践操作中观察学生的参与度和操作能力；2. 在小组讨论中观察学生的合作能力和逻辑思维；3. 通过作业中学生的表现评估他们的理解和独立学习能力。
12.二输入与非门的VHDL设计
port (a,b:in std_logic;
y:out std_logic);
end nand2;
architecture nand2_2 of nand2 is
begin
t1: process (a,b)
variable comb:std_logic_vector (1 downto 0);
end process t1;
end nand2_2;
4.项目编译
选择目标器件。选择菜单命令Assign | Device，弹出Device对话框。选择对话框的Device Family下拉列表框中的目标器件(EPM7128SLC84-10)引脚指定，编译。
5.项目时序仿真
创建波形文件—输入信号节点—设置仿真时间—编辑输入节点波形-运行仿真
entቤተ መጻሕፍቲ ባይዱty nand2 is
port (a,b:in std_logic;
y:out std_logic);
end nand2;
architecture nand2_1 of nand2 is
begin
y <= a nand b;
end nand2_1;
旁批栏：
方法二：
library ieee;
use ieee.std_logic_1164.all;
8.实验箱上现象的分析描述与验证。
三.小结：
对学生在实验过程中遇到的问题进行分析，总结，做出合理的评价。
四.作业
将程序输入到MAX+PLUS II软件进行相关操作，完成实验报告。
旁批栏：
二.新课
1.VHDL相关语法理论知识讲解
2.设计任务：设计一个二输入与非门，a, b为数据输入端的端口名，y为输出。
二输入与非门
深圳大学实验报告课程名称：模拟集成电路设计
实验项目名称：二输入与非门的设计
学院：信息工程学院
专业：集成电路
指导教师：**
报告人：学号：班级：
实验时间：2016.03.30
实验报告提交时间：2016.03.31
教务部制
实验目的与要求：设计一个二输入与非门，并画出其schematic和symbol图。
实验过程及内容：
NAND gate的schematic如下图：
NAND gate的symbol如下图：
深圳大学学生实验报告用纸
实验结论：
通过这次试验，我初步掌握了cadence的使用方法，受益匪浅。
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
或非门课程设计
或非门课程设计一、教学目标本课程的学习目标包括知识目标、技能目标和情感态度价值观目标。
知识目标要求学生掌握或非门的基本概念、原理和应用。
技能目标要求学生能够运用或非门进行简单的逻辑运算和设计简单的逻辑电路。
情感态度价值观目标要求学生培养对电子技术的兴趣和好奇心，提高学生的问题解决能力和创新意识。
通过本课程的学习，学生将能够了解或非门的工作原理和特点，掌握或非门的基本应用方法。
同时，学生将能够运用或非门进行简单的逻辑运算和设计简单的逻辑电路，提高学生的逻辑思维和问题解决能力。
此外，学生将通过对或非门的学习和应用，培养对电子技术的兴趣和好奇心，提高学生的问题解决能力和创新意识。
二、教学内容根据课程目标，本课程的教学内容主要包括或非门的基本概念、原理和应用。
首先，将介绍或非门的基本概念，包括或非门的定义、符号和真值表。
然后，将讲解或非门的工作原理和特点，包括或非门的输入输出关系和真值表的推导方法。
接下来，将介绍或非门的基本应用方法，包括或非门的连接方式和使用方法。
最后，将通过实际案例和实验，让学生亲自动手设计和实现或非门的应用电路，加深学生对或非门的理解和应用能力。
三、教学方法为了激发学生的学习兴趣和主动性，将采用多种教学方法进行教学。
首先，将采用讲授法，向学生讲解或非门的基本概念、原理和应用。
其次，将采用讨论法，引导学生进行思考和讨论，提高学生的逻辑思维和问题解决能力。
同时，将采用案例分析法，通过分析实际案例，让学生了解或非门的实际应用和解决实际问题的能力。
最后，将采用实验法，让学生亲自动手设计和实现或非门的应用电路，提高学生的实践能力和创新意识。
四、教学资源为了支持教学内容和教学方法的实施，将选择和准备适当的教学资源。
教材方面，将选择具有丰富内容和实践案例的教材，以便学生能够系统地学习和掌握或非门的知识。
参考书方面，将推荐一些与或非门相关的参考书籍，以便学生能够进一步深入学习和研究。
多媒体资料方面，将准备一些与或非门相关的视频、动画和图片等资料，以便学生能够直观地了解或非门的工作原理和应用。
4.4与非门
DD
MP MP2
1
与非门瞬态特性:电容
输出端负载电容计算
CL CDBN nCDBP Cin Cl
MOS管串并联的影响
D S D S w
Y =A . B B MN2
A
M N1
D3 S3, D2 S2, D1 S1 w
19
四输入与非门
20
DD
与非门瞬态特性：中间节点电容
MP2 B
MP MP2 B
1
Y =A . B
分析n输入与非门的直流特性
n个输入信号同步时的逻辑阈值
Vn VTN n 1 K r VDD VTP 1 n 1 Kr
MN2
A
M N1
忽略衬偏效应，有（n－1）种情况 （n个输入信号只有1个输入变化, 其余固定在高电平的逻辑阈值）
n个输入信号不同步时
VDD
四种输入组合
A 0 0 1 1
Y =A +B MN2
A
MN1
B
6
一、直流电压传输特性 使用等效反相器方法分析 分两种情况：
VDD M P1 MP2
1
Y =A . B MN2
A B
1. 两个输入信号同步
Y
B
2. 两个输入信号不同步
A 0 0 1 1 B 0 1 0 1 Y 1 1 1 0
12
二输入与非门的直流电压传输特性曲线
DD
MP MP2 B
1
Y =A . B MN2
A
M N1
Vit
等效反相器阈值分别影响高 电平和低电平噪声容限
VTN 2 1 Kr (VDD VTP ) 1 2 1 Kr
与或非门电路ppt课件
逻辑符号：
双输入端异或门波形图：
提
示
当输入端A、B 的电平 状态互为相反时，输出端L 一定为高电平；当输入端A、 B的电平状态相同时输出L 一定为低电平。
7
4. 同或门
◆ 能够实现 L A B A B A⊙B “同或”逻辑关系的
电路均称为“同或门”。由非门、与门和或门组合而成的同或门
及逻辑符号如下图所示。
在实际电路设计中常用与非门集成电路 芯片。为此，用摩根定理进行如下变换：
L AB BC AC
L AB BC AC 4）画出逻辑图
AB BC AC AB BC AC
用与非门构 成的三选二
电路
16
2.3.2 产品分类电路
例2：
1）列真值表
某产品出厂前，要检查 4个重要参数 检测信号 A、B、C、D 是否在允许的误差范围之内。 D C B A 分别使用4种数字测量装置对这4个参数
第2章 逻辑门电路
2.1 逻辑门电路
◆ 基本门电路:与门、或门、非门（又称反相器）。
与门
或门
非门
1
2.1.1 非门
定义：输入与输出信号状态满足“非”逻辑关系。
非门电路：
● A=1（+5V）时，T导通，L 输出0.2V～0.3V,即：L=0；
● A=0（0V）时，T截止，L 输出近似+5V,即：L=1；
因此有必要了解两种不同系列门电路 的结构特点、工作原理及主要特性，以便 在实际设计中合理选择芯片。
9
2.2.1 TTL系列门电路
◆ TTL（晶体管—晶体管逻辑）门电路只制成单片集成电路。 输入级由多发射极晶体管构成，输出级由推挽电路（功率输出 电路）构成。标准TTL与非门如下图所示。
与或非门
2.1.4 其他常见门电路
1. 与非门 与非门电路：
逻辑符号： 逻辑关系式： L A B
与非门波形图：
提 示
◆ 常用门电路也可以由基本门电路“非门”、“与门”、 “或门”间接构成。例如：
◆
通常我们将由逻辑符号表示的逻辑电路称为“逻辑图”。
2. 或非门
◆ 能够实现 L A B “或非”逻辑关系的电路均称为 “或非门”。在一个或门的输出端连接一个非门就构成 了“或非门”，如下图所示。 或非门电路： 逻辑符号：
2. 固定频率TTL振荡器
2.3.4 门电路构成控制门
◆ 与门控制电路
可应用在什么地方？
◆ 或门控制电路
2.3.4 门电路组成单稳态触发器 ◆ 什么是单稳态触发器 单稳态触发器具有两个开关状态：一个是稳定状 态，另一个是非稳定状态，也称为暂态。
1. 微分型单稳态触发器逻辑电路
2. 积分型单稳态触发器逻辑电路
2.3.2 产品分类电路
1 0 1 1 1 1 1 1 1 0 1 0
2) 写出逻辑表达式
检测信号 质量信号
L1 ABCD
L2 AB CD
L3 AB CD
DCBA
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
提
示
1 1
在实际电路设计中常用与非门集成电路 芯片。为此，用摩根定理进行如下变换：
1
1
L AB BC AC
L AB BC AC
与或非门
或非门电路：
逻辑符号：
或非门波形图：
如图蓝色线 条时刻,L输出
为……
3. 异或门
◆ 能够实现 L AB AB A B “异或”逻辑关系
的电路均称为“异或门”。异或门可由非门、与门和或 门组合而成，如下图所示。
异或门电路：
逻辑符号：
双输入端异或门波形图：
提
示
当输入端A、B 的电平 状态互为相反时，输出端L 一定为高电平；当输入端A、 B的电平状态相同时输出L 一定为低电平。
电
CV54/74系列
元换器电、路随。机存取器（RAM）、
路 分 类
CV54/74H系列 CV54/74S系列
只读存可储以器根据电路设计需 要的（ R功OR能利电MO器用路）M件/、手构P等R处册成。O理M从所机/E中需控PR选的制O器择各M和/适种E支E用数P持
CV54/74LS系列
字逻辑电路。
2.4.2 其他常用TTL门电路
◆实例
可应用在哪些地方？
1. 可变频率TTL振荡器
2. 固定频率TTL振荡器
2.3.4 门电路构成控制门
◆ 与门控制电路
可应用在什么地方？
◆ 或门控制电路
2.3.4 门电路组成单稳态触发器 ◆ 什么是单稳态触发器
单稳态触发器具有两个开关状态：一个是稳定状 态，另一个是非稳定状态，也称为暂态。
1. 微分型单稳态触发器逻辑电路
4. 同或门
◆ 能够实现 L A B A B A⊙B “同或”逻辑关系的
电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。
同或门电路：
逻辑符号：
双输入端同或门波形图：
提示
与非门电路设计教案详解
与非门电路设计教案详解引言与非门电路是数字逻辑中的基础电路之一，也是组成其他各种数字电路的基础。
在数字路的设计过程中，与非门电路无处不在。
了解与非门电路的电路原理及其设计方法有着重要的意义。
本文将详细介绍与非门电路的基本原理、电路设计方法以及其相关应用。
一、与非门电路的基本原理与非门电路是由两个输入端口和一个输出端口组成的基础电路。
其基本原理是将两个输入信号进行“与非”的比较，输出一个相反的布尔逻辑信号。
具体来说，在与非门电路中，只有当两个输入信号都为“0”时，输出端口才会输出“1”的高电平信号，否则输出端口都为“0”的低电平信号。
与非门电路的逻辑符号如下所示：其中，A和B分别表示两个输入信号，Y表示输出信号。
二、与非门电路的电路设计方法1、与非门电路的基本电路与非门电路的基本电路由一个由NPN晶体管构成的放大器以及一个反向二极管构成，并且输入信号被连接到晶体管的基极，晶体管的发射极与地相连，输出信号则由晶体管的集电极输出。
图1 与非门电路的基本电路在图1中，Q1是一个NPN晶体管，R1和R2是限流电阻，D1是一个反向二极管。
该电路的工作原理如下：当输入端端口为高电平时，晶体管的基极是正向偏置的，晶体管处于放大状态，导致集电极的电压被设定为0. 当输入端端口为低电平时，晶体管的基极是断开的，并且直流电流仅能经过限流电阻，这会导致晶体管的发射极电压下降。
当发射极电压被调整到一定的电位，反向二极管的正向偏置电压将被超过，使得电流经过反向二极管流入集电极，同时也导致输出信号变为高电平。
2、基于传输门的与非门电路传输门也叫MOS传输门，它是一种数字电路中常用的电路元件。
传输门通常由一个或两个MOS晶体管组成，在数字电路中被广泛应用。
由于传输门具有高速、灵活、可靠的特性，可以用它设计又简单又可靠的与非门电路。
图2 是基于传输门的与非门电路电路图：图2：基于传输门的与非门电路电路图在图2中，Q1 和 Q2 为两个 PMOS 传输门，Q3和Q4为两个NMOS 传输门。