三输入与或门设计
三输入异或门
目录一、电路逻辑功能 (2)1.1、电路设计流程 (2)1.2、真值表与表达式 (2)1.3、电路逻辑图 (3)1.4、线路图 (3)1.5、ERC验证及T-Spice仿真 (4)二、版图设计 (6)2.1、总体版图设计流程 (6)2.2、总体版图以及DRC验证 (7)2.3、三输入异或门T-Spice仿真 (8)三、三输入异或门版图设计的LVS验证 (9)四、结论 (10)一、电路逻辑功能1.1、电路设计流程1.2、真值表与表达式表达式：Y =A⊕B⊕C=C B A+C B A+C B A+ABC真值表：A B C Y F0 0 0 0 1 0 0 1 1 0 0 1 0 1 00 1 1 0 11 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 01.3、电路逻辑图1.4、线路图1.5、ERC验证及T-Spice仿真二、版图设计2.1、总体版图设计流程操作步骤：1．新建文件夹：在电脑E 盘新建文件夹，文件夹名为XOR。
2．打开L-Edit 软件：在桌面上双击L-Edit v13.0 快捷键，打开L-Edit v13.0 软件。
3．另存新文件：选择File——Save As 命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存储目录（存储在刚才新建的文件夹XOR中），在“文件名”文本框中输入文件名称，例如：XOR。
4．取代设定：选择File——Replace Setup 命令，单击出现的对话框的From file 下拉列表右侧的Browser按钮，选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件，如图所示，再单击OK 按钮。
接着出现一个警告对话框，按确定按钮，就可将lights.tdb文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。
三输入或门课程设计
三输入或门课程设计一、教学目标本节课的教学目标是让学生掌握“三输入或门”的基本原理和电路实现。
具体包括：1.知识目标：学生能够理解三输入或门的电路结构，掌握其真值表和布尔表达式，了解其在数字电路中的应用。
2.技能目标：学生能够运用三输入或门的设计方法，完成简单的数字电路设计。
3.情感态度价值观目标：培养学生对电子技术的兴趣，增强其创新意识和实践能力。
二、教学内容本节课的教学内容主要包括以下几个部分：1.三输入或门的基本原理：介绍三输入或门的电路结构、真值表和布尔表达式。
2.三输入或门的设计方法：讲解如何设计三输入或门电路，以及其在数字电路中的应用。
3.实践操作：让学生通过实验，亲自搭建三输入或门电路，加深对理论知识的理解。
三、教学方法为了达到本节课的教学目标，将采用以下几种教学方法：1.讲授法：讲解三输入或门的基本原理和设计方法。
2.讨论法：引导学生讨论三输入或门在实际应用中的优势和局限。
3.实验法：让学生通过实验，动手搭建三输入或门电路，提高实践能力。
四、教学资源为了支持本节课的教学内容和教学方法，将准备以下教学资源：1.教材：提供相关章节，让学生预习和复习。
2.参考书：提供电子技术的相关资料，帮助学生深入了解三输入或门。
3.多媒体资料：制作PPT和视频，直观展示三输入或门的电路结构和原理。
4.实验设备：准备三输入或门电路的实验器材，让学生动手实践。
五、教学评估为了全面、客观地评估学生对“三输入或门”知识的学习成果，将采用以下评估方式：1.平时表现：观察学生在课堂上的参与程度、提问回答等情况，了解其对知识的理解程度。
2.作业：布置相关练习题，评估学生对知识的掌握情况。
3.考试：设置期末考试，包括选择题、填空题、计算题和应用题等，全面测试学生对“三输入或门”知识的掌握程度。
六、教学安排本节课的教学安排如下：1.教学进度：按照教材的章节安排，合理安排每个阶段的教学内容。
2.教学时间：安排在上课时间，确保学生能够集中精力学习。
三输入与门集成电路设计
院课程设计三输入与门设计学生姓名：学院：专业班级：专业课程：集成电路设计基础指导教师：年月日目录一、概述 (2)二、设计要求 (3)三、设计原理 (3)四、设计思路 (4)4.1非门电路 (4)4.2三输入与非门电路 (4)五、三输入与门电路设计 (6)5.1原理图设计 (6)5.2仿真分析 (6)六、版图设计 (8)6.1 PMOS管版图设计 (8)6.2 NMOS管版图设计 (10)6.3与门版图设计 (11)七、LVS比对 (15)八、心得体会 (16)参考文献 (17)一、概述随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。
集成电路有两种。
一种是模拟集成电路。
另一种是数字集成电路。
从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。
而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。
本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据版图来制造掩膜。
版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。
很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。
(完整word版)三输入与门集成电路设计
院课程设计三输入与门设计学生姓名：学院：专业班级：专业课程：集成电路设计基础指导教师：年月日目录一、概述 (1)二、设计要求 (3)三、设计原理 (3)四、设计思路 (4)4.1非门电路 (4)4.2三输入与非门电路 (4)五、三输入与门电路设计 (6)5.1原理图设计 (6)5.2仿真分析 (6)六、版图设计 (8)6.1 PMOS管版图设计 (8)6.2 NMOS管版图设计 (10)6.3与门版图设计 (11)七、LVS比对 (15)八、心得体会 (16)参考文献 (17)一、概述随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。
集成电路有两种。
一种是模拟集成电路。
另一种是数字集成电路。
从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。
而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。
本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据版图来制造掩膜。
版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。
很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。
(完整版)三人表决器的设计与制作1
= BC + AC + AB
Y = AB + BC + AC
第四关：画出逻辑电路图
想一想 Y = AB + BC + AC
A B
& AB
C
& BC
Y
& AC
第五关：实际制作电路
Y=1时：灯亮 【通过】
Y=0时：灯灭【没通过】
第一关：逻辑抽象，列真值表
评委
A
B
C
×
×
×
×
×
√
×
√
×
×
√
√
√
×
×
√
×
√
√
√
×
√
√
√
选手 Y
重难点 输入
输出
评委
选手
ABC Y
0
0
0
0
0
0
1
0
ABCY
×××
××√
0
1
0
0
×√
×
0
1
1
1
×√
√
1
0
0
0
√
××
1
0
1
1ห้องสมุดไป่ตู้
√
×√
1
1
0
1
√
√
×
1
1
1
1
√
√
√
输入：同意用1表示，不同意用0表示。
输出：通过用1表示，没通过用0表示。
第二关：写出逻辑函数表达式
集成电路课程设计报告三输入异或门电路
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
异或门的应用范围广，在实际应用中可以用来实现奇偶发生器或模2加法器，
还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。虽
然异或不是开关代数的基本运算之一，但是在实际运用中我们依然会相当普遍地 使用到分立的异或门。因此，我们为了熟练了解、掌握异或门这一基本逻辑电路， 对异或门电路进行了这次课程设计。
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门（英语:Exclusive-OR gate，简称XOF^ate,又称EOF^ate、ExOF^ate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三 输入异或门来说，若输入为偶数（此处包括0）个高电平1,则输出为低电平0； 否则输出为高电平1。
异或门的逻辑表达式：
进一步可得到一位比较器的真值表：
A
B
三输入或非门版图
文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 三输入或非门版图设计目录1.绪论 .............................................................................................. 错误!未定义书签。
1.1版图设计基础知识.............................. 错误!未定义书签。
1.2版图设计方法 01.3设计目标 (2)2.三输入或非门电路 (3)2.1三输入或非门电路结构 (3)2.2三输入或非门电路电路仿真 (4)2.3三输入或非门电路的版图绘制 (5)2.4三输入或非门电路的版图电路仿真 (6)2.5LVS检查匹配 (7)总结 (8)参考文献 (9)附录一：原理图网表 (10)附录二：版图网表 (10)1 绪论1.1 版图设计基础知识集成电路从60年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超大规模集成。
单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。
在整个设计过程中，版图（layout）设计或者称作物理设计（physical design）是其中重要的一环。
他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形[1]。
对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。
版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。
布线完成模块间的互连，并进一步优化布线结果。
压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。
1.2 版图设计方法可以从不同角度对版图设计方法进行分类。
如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。
如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。
2、3、4输入或非门版图设计
《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N o n=5 off=0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N o n=5 off=0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N o n=5 off=0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N o n=5 off=0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《集成电路版图设计》实验（一）：三输入与或门设计一．设计目的1、掌握使用Ledit软件绘制基本的元器件单元版图。
2、掌握数字电路基本单元CMOS版图的绘制方法，并利用CMOS版图设计简单的门电路，然后对其进行基本的DRC检查。
3、学习标准逻辑单元的版图绘制。
二．设计原理（一）设计步骤：1、设计参数设置：包括工艺参数设置（理解 Technology Unit 和Technology Setup的关系）、栅格设置（理解显示栅格、鼠标栅格和定位栅格）、选择参数设置等2、布局布线：安排各个晶体管、基本单元、复杂单元在芯片上的位置，并且设计走线，实现管间、门间、单元间的互连。
4、尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等（此次实验可以忽略）。
5、版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。
6、布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。
7、版图检查（Layout Check ）：设计规则检验（DRC,Design RuleCheck），能够找到DRC规则在版图的应用点。
（二）设计目标：1、满足电路功能、性能指标、质量要求。
2、尽可能达到面积的最小化，以提高集成度，降低成本。
3、尽可能缩短连线，以减少复杂度，缩短延时、改善可靠性。
三．设计内容用CMOS工艺设计一个三输入与或门F=A+B﹡C，进行基本的DRC 检查。
四.评价标准本次的实验作业旨在让同学通过亲身实践，对所学的CMOS集成电路设计有一个更系统更全面的了解，并且通过软件的使用，达到将来参与电路设计工作的的入门练习作用。
五．部分设计规则描述设计规则是设计人员与工艺人员之间的接口与“协议”，版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。
设计规则主要包括几何规则、电学规则以及走线规则。
其中几何设计规则通常有两类：①微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。
②λ准则：用单一参数λ表示版图规则，所有的几何尺寸都与λ成线性比例。
设计规则分类如下：1.拓扑设计规则（绝对值）：最小宽度、最小间距、最短露头、离周边最短距离。
2.λ设计规则（相对值）：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ（λ由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关）。
①宽度规则（width rule）：宽度指封闭几何图形的内边之间的距离。
图1.宽度规则②间距规则（Separation rule）：间距指各几何图形外边界之间的距离。
同一工艺层的间距(spacing) 不同工艺层的间距(separation)图2.间距规则③交叠规则（Overlap rule）交叠有两种形式：（1）一几何图形内边界到另一图形的内边界长度（intersect）（2）一几何图形外边界到另一图形的内边界长度（enclosure）Intersect enclosure图3.交叠规则④因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切。
另一方面，逻辑门精密的版图设计需要花费很多的时间与精力。
这在按照严格的限制对电路的面积和性能进行优化时是非常需要的。
但是，对大多数数字VLSI电路的设计来说，自动版图生成是更好的选择（如用标准单元库，计算机辅助布局布线）。
为判断物理规范和限制，VLSI设计人员对物理掩膜版图工艺必须有很好的了解。
因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切。
CMOS逻辑门掩膜版图的设计是一个不断反复的过程。
首先是电路布局（实现预期的逻辑功能）和晶体管尺寸初始化（实现期望的性能规范）。
绘制出一个简单的电路版图，在图上显示出晶体管位置、管间的局部互连和接触孔的位置。
⑤部分MOS版图设计规则有了合适的版图结构后，就可以根据版图设计规则利用版图编辑工具绘出掩膜层。
这个过程可能需要多次反复以符合全部的设计规则，但基本布局不应有太大的改变。
进行DRC（设计规则检查）之后，就在完成的版图上进行电路参数提取来决定实际的晶体管尺寸，更重要的是确定每个节点的寄生电容。
提取步骤完成后，提取工具会自动生成一个详细的SPICE输入文件。
在就可以使用提取的网表通过SPICE 仿真确定电路的实际性能，如果仿真出的电路性能（如瞬态响应时间或功耗）与期望值不相符，就必须对版图进行修改并重复上面的过程。
版图修改主要是对晶体管尺寸中的宽长比进行修改。
这是因为管子的宽长比决定器件的跨导和寄生源极和漏极电容。
为了减小寄生效应，设计者也必须考虑对电路结构进行局部甚至全部的修改。
⑥版图设计流程图:图四. 版图设计流程图六．设计过程分析（一）绘制版图前分析：① P型MOS管必须放在n阱区。
②PMOS的有源区、n阱和n＋区的最小重叠区决定n阱的最小尺寸。
③n＋有源区同n阱间的最小间距决定了nMOS管和pMOS管的距离。
④通常，将nMOS管和pMOS管的多晶硅栅极对准，这样可以由最小长度的多晶硅线条组成栅极连线。
在一般版图中要避免出现长的多晶硅连接的原因在于多晶硅线条过高的寄生电阻和寄生电容会导致明显的RC延时。
⑤版图的最后一步是在金属中形成输出节点VDD和GND接触孔间的局部互连。
⑥版图中的金属线尺寸通常由金属最小宽度和最小金属间距（同一层上的两条相邻线间）决定。
⑦为了得到合适的偏置，n阱区必须也有一个VDD接触孔。
每当有源区被nSelect包围时就形成n+，每当有源区被pSelect包围时就形成p+。
每当多晶穿越n+区时就形成nFET ，每当多晶穿越p+区时就形成pFET 。
若无接触孔（有源区接触、多晶接触、通孔），n+、p+、多晶硅、各层金属即使相互交叉，也不会形成电连接。
设计步骤大体和COMS反相器差不多，只是过比CMOS反相器复杂，需注意各层之间的连接关系。
（二）电路图与欧拉路径图五.欧拉路径图示图六.F=A+BXC电路图根据电路图和画的欧拉路径图，将输入选择为C、B、A的顺序，由图五的欧拉路径图，可以得到有源区连续的版图，节约版图面积。
（三）三输入与或门版图绘制的步骤概述1、打开ledit软件，新建new layout,通过file中的replace setup 选择lights.tdb文件，使用里面的参数设置来绘制版图。
2、在P衬底上绘制有源区，再画N select,将有源区包裹住，进行设计规则检查。
3、在有源区上绘制4条多晶硅，宽度为最小尺寸。
三条是MOS管的，一条是反相器的。
需满足最小尺寸要求和伸展出有源区一定的距离。
进行设计规则检查无误后，这样就形成了MOS管的源漏。
4、绘制GND，将需要接地的晶体管的有源区打接触孔，通过metal1接地，可知A管的源端、C管的源端、反相器NMOS的源端需要接地，A管和反相器N管共源接地。
需要满足金属包裹接触孔、接触孔离有源区的边界、接触孔离多晶的距离，金属的最小尺寸等设计规则。
5、上述步骤将NMOS基本绘制完成。
下面绘制PMOS，首先绘制N well，再在N well中绘制P select，然后再绘制Active层。
将N管的4条多晶拉伸，公用栅极，伸展出P有源区2微米，这样就形成了Pmos 的源漏区，进行设计规则检查。
6、绘制VDD。
根据电路图知道A管的源极和反向器PMOS的源极需要接电源，两个管子共源，在有源区打接触孔，通过金属线连接至电源端。
需要满足金属包裹接触孔、接触孔离有源区的边界、接触孔离多晶的距离，金属的最小尺寸等设计规则。
7、上面的步骤基本完成了MOS管的绘制，之后就是连接和信号输入输出问题了。
将PMOS中B管和C管的漏端与NMOS中的A管和B管进行连接，连接时通过在漏端打通孔，通过Metal2 进行连接，这样就得到了最终输出的反向结果，再通过Metal2 连接到反相器的栅极，进行设计规则检查。
8、由电路图可知，PMOS中A管的漏端是和B管、C管的源端连接的，所以在有源区打接触孔，通过Metal1连接。
进行设计规则检查。
9、将A、B、C信号加到PMOS和NMOS的栅极，在多晶硅上做多晶硅接触，连Metal1，再通过通孔连接Metal2接入信号。
需要满足各种间距规则问题，进行设计规则检查。
10、做NMOS和PMOS的衬底接触，进行设计规则检查。
11、将反相器的NMOS和PMOS的漏极通过Metal1连接，在Metal1上打通孔连接Metal2将最终的输出引出，进行设计规则检查。
通过以上的11个步骤，综合布局布线，设计版图、输入输出如下图7所示通过DRC检测没有错误。
图7.绘制的F=A+BxC版图（四）版图评价1、绘制之前，找到了欧拉路径，将输入选择为C、B、A的顺序，使得绘制的版图NMOS和PMOS都能够共用有源区，节省了版图的面积。
2、版图的绘制都是一步一步按照设计规则卡出来的，使得有源区面积小，使用了最小尺寸的多晶硅和金属连线。
3、在最小面积的有源区上，尽可能多的做了接触孔，减小接触电阻。
4、通过使用Metal2，减小了布线间距，节省了面积。
5、通过共用有源区、共用金属至地和电源的连线，也减少了有源区面积和连线长度。
6、将nMOS管和pMOS管的多晶硅栅极对准，利于工艺上的加工，这样可以由最小长度的多晶硅线条组成栅极连线，这样做可以降低RC 延时。
七、总结这次版图设计我做的是F=A+B*C的设计，通过这次L-edit软件的训练，对所学的CMOS集成电路设计有一个更系统更全面的了解,初步的掌握了L-edit软件的基本操作方法，并能够独立的运用该软件设计版图，灵活的根据设计规则要求绘制版图，熟悉了电路的结构，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。
在我做集成电路版图设计过程中的困难之一是分不清楚集成器件的工艺层次结构。
使用L-edit软件设计版图设计的过程中，对于工艺部分的尺寸调节这个环节是个相当繁琐的工作，通过此次上机，熟悉了设计规则，熟悉了器件的工艺层次结构，受益匪浅。