三输入异或门
三输入变量判奇电路的真值表及表达式
三输入变量判奇电路的真值表及表达式摘要：以三输入判奇为例，通过对其输出函数表达式的形式变换，分别采用多种门电路及译码器、数据选择器等74 系列器件进行电路设计，给出了7 种电路实现形式，并分析了各种电路实现的优缺点。
此例说明了组合逻辑电路设计的灵活性及电路实现的多样性，所采用的设计方法对其他组合逻辑电路设计具有一定的启发与指导意义。
目前数字基础课程的实验内容包括验证性实验、综合性实验、设计性实验三部分，每一部分实验内容安排的侧重点不同。
比如设计性实验的关键是设计，要求学生依据设计要求，设计合理的实验电路，并选择器件、安装调试完成实验内容。
从教学实践来看，多数学生能够顺利完成实验要求，但解决问题的思路单一，设计过程灵活性差，不注意创新思维能力的锻炼。
这就要求教师在合理安排实验内容的同时，不断通过各种途径，引导学生拓宽知识面，创新思维方式，对待同一问题，积极探索多种解决问题的路径。
组合逻辑电路的设计多种多样，笔者选择一种奇偶校验电路实现进行详细阐述。
奇偶校验电路在组合逻辑电路的分析与设计中具有一定的典型性和实用性，熟悉判奇电路的逻辑功能及电路实现，有助于加深对组合逻辑电路的理解与掌握。
以判奇电路实现为例，分别讨论了用门电路、译码器、数据选择器的多种实现方案，用实例说明了组合逻辑电路设计的灵活性与多样性。
1 三输入变量判奇电路的真值表及表达式对于三输入变量的判奇问题，设其输入变量分别用A、B、C 表示，输出函数用F 表示。
当输入变量的取值组合中有奇数个1 时，输出函数值为1;当输入变量的取值组合中1 的个数为偶数时，输出函数值为0，依据这种逻辑关系可列写出三输入变量判奇电路的真值表如表1 所示。
表1 三输入判奇电路的真值表由真值表1 可见，有4 组输入变量取值组合使输出函数值为1，即分别为。
所以，三输入变量判奇逻辑问题的输出函数表达式为：2 采用门电路实现三输入变量判奇电路门电路实现三输入变量判奇电路的方法有很多，文中列举如下。
异或门的电路符号表达
异或门的电路符号表达
异或门是数字逻辑中实现逻辑异或的逻辑门。
有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。
若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。
亦即，如果两个输入不同，则异或门输出高电平，虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。
大多数开关技术不能直接实现异或功能，而是使用多个门设计。
符号
用电路符号表示异或门的方法
异或门是由一个或门，一个与非门和一个与门组合而成的，所以无法用简单的电路图表达。
与非门、或非门、异或门逻辑表达式
一、概述逻辑门是数字电子电路中重要的组成部分，其中与非门、或非门、异或门是其中的几种类型。
它们在数字电路中起到了至关重要的作用，并且在计算机科学和工程领域有着广泛的应用。
本文将对这几种逻辑门的逻辑表达式进行详细的介绍和分析。
二、与非门(AND非门)1. 与非门的逻辑表达式与非门是由一个与门和一个反相器组成的逻辑门，其输出与输入相反。
与非门的逻辑表达式可以表示为：输出= ~(A ∧ B)，其中∧表示与操作符，~表示反相操作符。
2. 与非门的功能与非门的主要功能是输出与输入相反的逻辑结果。
当输入的A和B同时为1时，输出为0；否则输出为1。
与非门常用于数字电路中的多种逻辑功能的实现，如加法器、乘法器等。
三、或非门(OR非门)1. 或非门的逻辑表达式或非门是由一个或门和一个反相器组成的逻辑门，其输出与输入相反。
或非门的逻辑表达式可以表示为：输出= ~(A ∨ B)，其中∨表示或操作符，~表示反相操作符。
2. 或非门的功能或非门的主要功能是输出与输入相反的逻辑结果。
当输入的A和B任意一个为1时，输出为0；否则输出为1。
或非门在数字电路中常用于多种逻辑功能的实现，如单片机的输入端口、输出端口等。
四、异或门(XOR门)1. 异或门的逻辑表达式异或门是一种常用的逻辑门，其逻辑表达式可以表示为：输出= A ⊕ B，其中⊕表示异或操作符。
2. 异或门的功能异或门的主要功能是实现两个输入信号的异或运算。
当输入的A和B 不相输出为1；否则输出为0。
异或门在数字电路中有着广泛的应用，如在加法器、校验电路、数据传输等领域。
五、总结在数字电子电路中，与非门、或非门、异或门是常用的逻辑门类型，它们分别实现了与、或、异或等不同的逻辑运算。
逻辑门的逻辑表达式对于理解和设计数字电路具有重要意义，通过对逻辑门的逻辑表达式的分析和理解，可以更好地应用和设计数字电路，提高数字电路的性能和可靠性。
希望本文对读者对于与非门、或非门、异或门的逻辑表达式有所帮助。
异或门的DNA计算模型
异或门的DNA计算模型作者：刘璐璐殷志祥唐震来源：《牡丹江师范学院学报（自然科学版）》2020年第03期摘要：利用DNA鏈置换反应分别求解二输入和三输入异或门逻辑电路.对于二输入异或门电路，将不同输入值编译成不同数量输入链，将特定数量的输入链加入反应器中，与反应器中的反应链发生链置换反应，充分反应后，通过判断检验器中绿色荧光分子明灭从而得到异或门电路的解;二输入异或门逻辑电路可以推广到三输入异或门逻辑电路.该方法具有操作简单，实验成本低，可行性高等优点.关键词：DNA链置换反应;异或门;逻辑电路[中图分类号]TP301 ; [文献标志码]AAbstract：Two-input and three-input XOR gate logic circuits were solved by DNA chain replacement reaction.For two input XOR gates，different input values are compiled into different input chains.When a certain number of input chains are added to the reactor，a chain displacement reaction occurs with the reaction chain in the reactor.After a full reaction，the solution of the XOR gate circuit can be obtained by judging that the green fluorescent molecules in the detector are extinguished.Two-input XOR logic circuits can be extended to three-input exclusive or gate logic circuit.This method has the advantages of simple operation，low experimental cost and high feasibility.Key words：DNA strand displacement reaction;xor gate;logic circuit逻辑电路是一种对离散信号传递和处理，以二进制为原理，从而实现数字逻辑运算和操作的电路，广泛应用于计算机、通信、数字控制等方面.[1-5]构造可编程生物分子是生物技术、纳米技术和计算机科学交叉发展的最终目的之一.在复杂的细胞内或者细胞的内环境中，这种生物分子的关键部分是控制其行为的内部逻辑，这一原理使得越来越多的研究趋向于逻辑电路.Ogihara等人提出基于DNA模拟布尔电路，并给出相应逻辑电路的DNA实现方法.[6]Seelig 设计并证实了基于DNA链置换反应的数字逻辑电路，逻辑与门、或门、非门，这些逻辑门都是以DNA单链作为输入信号和输出信号，同时也可以利用DNA链置换实现放大级联反应.[7]杨静开发了一种链置换策略，可以在DNA折纸基地上选择性的和动态的释放特定的金纳米颗粒（AuNP）.基于该策略建立的一组DNA逻辑门（与门、或门、非门）可以用于组装更复杂的纳米系统，具有分子工程方面的潜在应用价值.[8]晁洁等人设计了一种单分子DNA导航仪用来解决迷宫问题，在这个设计中，以2D折纸术为模型建立基底，在基底上基于杂交链式反应的近端链交换级联反应进行单向扩增，通过原子力显微镜观察得到迷宫问题的正确路径.[9]唐震设计了基于杂交链式反应的与非门模型，该模型反应部分存在于折纸基地上，4种不同的DNA单链作为4种输入信号，输入信号会与对应发夹发生链置换反应从而打开发夹结构，打开部分会继续打开另一个发夹，直到反应结束，与非门的结果通过观察金纳米粒子是否从DNA折纸基底上脱落判断.[10]目前，有关逻辑门的研究成果越来越多，然而在异或门方面却仍然没有太大进展，因此，本文设计了一种基于DNA链置换的异或门求解模型，通过DNA链置换反应分别构建二输入和三输入异或门.对于二输入异或门，模型主要由反应器和检验器两部分组成.每种逻辑器中设计对应的DNA链用来反应，当反应器中链置换反应完成后，反应器内溶液全部进入检验器.检验器中存在一条带有绿色荧光基因分子的DNA双链，通过荧光基因分子的明灭判断异或门结果.对于三输入异或门，模型由反应器1、反应器2和检验器三部分组成，原理基本与二输入逻辑器一致，模型的检验通过荧光基因分子的明灭来判断.1 DNA链置换和异或门1.1 DNA链置换DNA链置换反应是一种依靠分子间作用力形成的自发的反应.DNA链置换反应是指DNA 单链与部分互补双链反应，生成新双链的过程.链置换反应的原理为：不同的DNA单链之间的结合力不同.在分子杂交系统中，自由能会趋于稳定，因此，结合力较强的输入链会替代掉部分互补结构中结合力较弱的DNA链.简单理解，较长的识别区域链取代较短的识别区域链，将被替代的链作为输出信号，实现分子逻辑运算.DNA链置换基本过程见图1.作为输入信号的单链a b与部分双链结构发生链置换反应.首先，区域a与a*区域通过一定的结合力形成互补双链.输入单链的识别区域b会逐渐替换掉原绑定的单链b，直到完全替代并释放出单链b，即释放出输出信号，达到稳定，完成链置换反应.1.2 异或门异或门被广泛应用于数字信号传输的纠错电路及计算电路中.实际应用中可用来实现模2加法器或奇偶发生器，还可以用作异或密码、加法器、可控反相器等.异或门作为基本逻辑电路，使用DNA计算构建异或门对DNA计算机的实现有着不可或缺的作用.在三输入异或门中，运算规则与两输入异或门相同，将两输入异或门运算结果与第三个输入再进行异或运算得到的结果就是三输入异或门的运算结果.如三输入值分别为1，0，1，先将1，0异或运算结果为1，再将得到的1与输入1进行异或运算得到输出值0，因此，三输入异或运算结果为0.逻辑表达式为：F=ABC=AB′C′+A′B′C+A′BC′+ABC，真值表见表2.2 基于DNA链置换的异或门模型2.1 输入链、反应链、输出链和检验链的设计输入链输入链为由S，T两个区域组成的DNA单链：3′-S-T-5′.结构见图2（a）.输入链主要是为了能够与反应链发生链置换.反应链反应链由三条DNA单链组成：第一条链由5个区域组成：5′-S*-T*-S*-T*-（S）-3′.（S）表示括号中的链S顺序为3′-5′.括号中的区域代表与它所在的DNA链的方向相反.第二条链由T，S两个区域组成：3′-T-S-5′.T与T*互补，S与S*互补，第二条链与第一条链互补配对，当一条输入链与反应链发生链置换反应时，生成一条3′-T-S-5′，称它为输出链，见图1（b）.第三条链由三个区域组成：3′-T-（T*-S*）-5′，其中（T*-S*）内的方向为5′-3′向.第三条链与第一条也互补配对形成双链.T*处形成发夹结构.设计（T*-S*）的目的是当发夹结构被打开时，（T*-S*）与3′-T-S-5′链互补配对，形成双链.结构见图2（c）.检验链检验链由两条互补的DNA单链组成，分别为：3′-S-5′和5′-T*-S*-3′，3′-S-5′链的5′端附有荧光猝灭因子，5′-T*-S*-3′的3′端附有绿色荧光基因分子.检验链主要是为了检验异或门模型中是否存在输出链.结构见图2（d）.2.2 两输入异或门模型的实现与检测两输入异或门模型由反应器和检验器两部分组成，反应器中只存在一条反应链，当要进行两输入异或门计算时，向反应器中加入特定数量的输入链.反应器内充分反应后，反应器内全部溶液进入检验器.检验器中存在大量的检验链，观察检验器中荧光明灭即可得到两输入异或门的输出结果.当检验器内充分反应后，有绿色荧光表示异或门输出结果为1，没有绿色荧光表示异或门输出结果为0.两输入异或门模型见图3.2.2.1 输入信号值为0，0对于输入的值是0，0，不添加输入链进入反应器.反应器内不会发生链置换反应，因此，不会生成输出链.反应器内溶液进入检验器后，不会发生反应，此时，绿荧光基因分子不会发光，则异或门输出结果为0.2.2.2 输入信号值为1，0或0，1向反应器中添加1条输入链3′-S-T-5′，输入链S-T部分会与反应链S*-T*部分互补配对，发生链置换反应生成一条输出链与一条过程链.反应过程见图4.当溶液进入检验器内后，检验链与反应器中生成的一条输出链发生链置换反应，绿荧光基因分子与附有荧光猝灭分子的链S 分开，绿荧光基因分子发亮.因此异或门输出结果为1.反应过程见图5.2.2.3 输入信号值为1，1向反应器中添加两条输入链：一条信号链会与反应链发生链置换反应生成一条输出链与一个过程链;此时，另一条信号链会继续与过程链发生链置换反应，过程链中的发夹结构被打开，反应链C部分3′-T3（T*-S*）-5′被置换出来成为单链，其中的（T*-S*）部分方向为5′-3′向.（T*-S*）部分与第一步所生成的输出链刚好形成互补配对，形成双链，因此，反应充分后，没有输出链生成.溶液全部进入检验器后，不会与检验链发生链置换，因而绿荧光基因分子不会发亮，即异或门输出结果为0.全部反应过程见图6.2.3 三输入异或门模型的实现与检测三输入异或门模型由反应器1、反应器2和检验器三部分组成.反应器1和反应器2与两输入异或门模型中反应器构成相同，即为反应器1和反应器2中都只存在一条反应链，反应链与两输入异或门模型反应器内的反应链结构相同.同样，检验器与两输入检验器完全一样，内部存在大量的检验链，检验链的结构与两输入异或门的检验链结构相同.三输入异或门模型见图7.当进行三输入异或门计算时，向反应器1中加入特定数量的输入链.反应器1内充分反应后，反应器1内溶液全部进入反应器2，待反应器2内反应充分后，反应器2内溶液全部进入检验器，检验器中存在大量的检验链，观察检验器中荧光明灭即可得到三输入异或门的输出结果.当检验器内充分反应后，有绿色荧光表示异或门输出结果为1，没有绿色荧光表示异或门输出结果为0.2.3.1 输入信号值为0，0，0对于输入的值是0，0，0，不添加输入链进入反应器1，异或门模型中不会发生链置换反应，因此，不会生成输出链.反应器2内溶液进入检验器后，不会发生反应，此時，绿荧光基因分子不会发光，则异或门输出结果为0.2.3.2 输入信号值为1，0，0或0，1，0或0，0，1向反应器1中添加1条输入链3′-S-T-5′，输入链S-T部分会与反应链S*-T*部分互补配对，发生链置换反应生成一条输出链与一条过程链.当反应器1中溶液全部进入反应器2中时，反应器2中不会发生反应，待反应器2中溶液进入检验器内后，检验链与反应器1中生成的一条输出链发生链置换反应，检验链的绿荧光基因分子与附有荧光猝灭分子的链S分开，绿荧光基因分子发亮，因此，异或门输出结果为1.反应过程见图8.2.3.3 输入信号值为1，1，0或1，0，1或0，1，1向反应器1中添加两条输入链，反应器1中会发生三次反应：（1）一条输入链会与反应链发生链置换反应生成一条输出链与一个过程链.（2）另一条信号链会继续与过程链发生链置换反应，过程链中的发夹结构被打开，反应链C部分3′-T-（T*-S*）-5′被置换出来成为单链，其中的（T*-S*）部分方向为5′-3′向.（3）（T*-S*）部分与第一步所生成的输出链刚好形成互补配对，形成双链，因此，反应充分后，没有输出链生成.反应充分后，反应器1中溶液全部进入反应器2，由于溶液中输入链全部反应，因此，在反应器2中不会发生反应，待反应器2中溶液全部进入检验器后，不会与检验链发生链置换，因而检验链的绿荧光基因分子不会发亮，即异或门输出结果为0.反应过程见图9.2.3.4 输入信号值为1，1，1向反应器1中添加三条输入链，反应器1中会发生三次反应：（1）一条输入链会与反应链发生链置换反应生成一条输出链与一个过程链.（2）另一条信号链会继续与过程链发生链置换反应，过程链中的发夹结构被打开，反应链C部分3′-T-（T*-S*）-5′被置换出来成为单链，其中的（T*-S*）部分方向为5′-3′向.（3）（T*-S*）部分与第一步所生成的输出链刚好形成互补配对，形成双链，因此，反应充分后，没有输出链生成，还有一条输入链未参与反应.反应充分后，反应器1中溶液全部进入反应器2，由于溶液中还有一条输入链，因此，在反应器2中会发生一次链置换反应，输入链与反应器2中反应链发生链置换反应生成一条输出链与一条过程链，待反应器2中充分反应后，溶液全部进入检验器，反应器2中生成的一条输出链与检验链发生链置换，检验链的绿荧光基因分子与附有荧光猝灭分子的链S分开，绿荧光基因分子发亮，因此，异或门输出结果为1.反应过程见图10.3 结论本文利用DNA链置换构建两输入异或门的模型，并将其推广至三输入异或门.该模型主要由输入链、反应链、检验链三种DNA链组成，反应条件简单，实验成本低.模型基于DNA链置换反应，因此，反应过程稳定，容错率高，产率高.反应通过荧光明灭来判断异或门输出，结果易于观察.该模型具有可行性高、易于操作、结果易于观察等优点.模型有潜力提供计算的其他应用，如二进制加法、多输入异或门等.该模型较为简单，难以应用于复杂的逻辑电路，这一不足将是下一步研究工作的重点.参考文献[1]Epstein G，Frieder G，Rine D C.The development of multiple-valued logic as related to computer science[J].Computer，1974，7（9）：20-32.[2]Smith K C.The prospects for multivalued logic：A technology and applications view[J].IEEE Transactions on Computers，1981（9）：619-634.[3]Hurst S L.Multiple-valued logic？Its status and its future[J].IEEE transactions on Computers，1984（12）：1160-1179.[4]张春露，殷志祥.最大匹配问题的链置换模型[J].牡丹江师范学院学报：自然科学版，2018（1）：22-24.[5]常骥.DNA标记在种群研究中的应用[J].牡丹江师范学院学报：自然科学版，2002（2）：29-30.[6]Ogihara M，Ray A.Simulating Boolean circuits on a DNA computer[J].Algorithmica，1999，25（2-3）：239-250.[7]Seelig G，Soloveichik D，Zhang D Y，et al.Enzyme-free nucleic acid logiccircuits[J].science，2006，314（5805）：1585-1588.[8]Yang J，Song Z，Liu S，et al.Dynamically Arranging Gold Nanoparticles on DNA Origami for Molecular Logic Gates[J].ACS Applied Materials & Interfaces，2016，8（34）：22451-22456.[9]Chao J，Wang J，Wang F，et al. Solving mazes with single-molecule DNA navigators[J].Nature materials，2019，18（3）：273-279.[10]Tang Z，Yin Z X，Sun X，et al. Dynamically NAND gate system on DNA origami template[J].Computers in biology and medicine，2019，109：112-120.編辑：琳莉。
电路基础原理逻辑门电路的原理与特性
电路基础原理逻辑门电路的原理与特性电路是电子技术中最基础的概念之一，它是由电子元件（例如电阻、电容、电感等）组成的路径，用于控制电流的流动。
而在电路中，逻辑门电路则扮演着至关重要的角色。
本文将探讨逻辑门电路的基本原理和特性。
逻辑门电路是由逻辑门组成的电路，逻辑门是一种将输入信号转换为输出信号的电子元件。
常见的逻辑门有与门、或门、非门、异或门等。
每个逻辑门都有特定的逻辑功能，根据输入信号的布尔代数关系，产生相应的输出信号。
逻辑门电路广泛应用于计算机、通信、数字电子等领域，为电子系统的正确运行提供了必要的逻辑控制。
一、与门与门是最简单的逻辑门之一，它只有两个输入端和一个输出端。
当且仅当两个输入端同时为高电平时，输出端才会产生高电平信号，否则输出端将保持低电平。
与门的逻辑功能符合布尔代数中的“与”运算。
在数字电路中，与门常用于控制信号的分析和处理，例如判断两个信号是否同时满足某一条件。
二、或门或门是另一种常见的逻辑门，它也有两个输入端和一个输出端。
当任意一个输入端为高电平时，输出端便会产生高电平信号。
只有当两个输入端同时为低电平时，输出端才会保持低电平。
或门的逻辑功能符合布尔代数中的“或”运算。
在数字电路中，或门广泛应用于数据的合并和选择，例如多路选择器的设计。
三、非门非门是最简单的单一输入逻辑门，也称为反相器。
它只有一个输入端和一个输出端。
当输入端为高电平时，输出端产生低电平信号；当输入端为低电平时，输出端产生高电平信号。
非门的逻辑功能符合布尔代数中的“非”运算。
非门常用于信号的取反和逻辑电路的设计。
四、异或门异或门是比较有特殊性的逻辑门，它有两个输入端和一个输出端。
当两个输入端相同时，输出端为低电平；当两个输入端不同时，输出端为高电平。
异或门的逻辑功能符合布尔代数中的“异或”运算。
异或门经常用于数字电路中的错误检测和纠正。
逻辑门电路的特性还涉及到功耗、时序、稳定性等因素。
功耗是指逻辑门在工作过程中消耗的能量，由于电力资源的限制，功耗的降低对电路设计来说十分重要。
三输入异或门真值表计算详解
三输入异或门真值表计算详解
异或门的应用范围广，在实际应用中可以用来实现奇偶发生器或模2加法器，还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。
虽然异或不是开关代数的基本运算之一，但是在实际运用中我们依然会相当普遍地使用到分立的异或门。
因此，我们为了熟练了解、掌握异或门这一基本逻辑电路，对异或门电路进行了这次课程设计。
异或门的逻辑表达式：
Y=ABC+ABC+ABC+ABC=A⊕B⊕C
进一步可得到一位比较器的真值表：
异或逻辑运算（半加运算）
异或运算通常用符号♁表示，其运算规则为：。
74LS一览表
达林顿输出
LM2901N
四电压比较器
4N30
达林顿输出
LM2904N
四运放
4N31
达林顿输出
LM301AN
通用运算放大器
4N32
达林顿输出
LM308N
单比较器
4N33
达林顿输出
LM311P
单比较器
4N33MC
达林顿输出
LM317L
可调三端稳压器/100mA
4N35
达林顿输出
LM317T
可调三端稳压器/1.5A
SN74LS114
双J－K负沿触发器
SN74LS123
双稳态多谐振荡器
SN74LS122
单稳态多谐振荡器
SN74LS125
三态缓冲器
SN74LS124
双压控振荡器
SN74LS131
3－8线译码器
SN74LS126
四3态总线缓冲器
SN74LS133
13输入与非门
SN74LS132
二输入与非触发器
SN74LS137
SN74HC139
双2－4线译码/解调器
SN74HC148
8选1数据选择器
SN74HCT04
六反相器
SN74HC151
双4选1数据选择器
SN74HC154
4－16线多路分配器
CD4001
4二输入或非门
SN74HC157
四2选1数据选择器
CD4002
双4输入或非门
SN74HC161
4位二进制计数器
CD4006
八缓冲器
CD4017
10译码输出十进制计数器
SN74HC244
八总线3态输出缓冲器
7种逻辑门电路的逻辑符号和逻辑表达式
序在现代电子学和计算机科学中，逻辑门电路是至关重要的基础组成部分。
而逻辑门电路最基本的形式就是7种逻辑门，它们分别是与门、或门、非门、异或门、与非门、或非门以及同或门。
每种逻辑门都有其独特的逻辑符号和逻辑表达式，它们在数字电子电路中扮演着不可或缺的角色。
接下来，我们将深入探讨这7种逻辑门电路的逻辑符号和逻辑表达式，并从浅到深逐步分析它们的原理和应用。
一、与门与门是最简单的逻辑门之一，它的逻辑符号是一个“Λ”形状，而其逻辑表达式可以用“Y=A·B”来表示。
在与门电路中，只有当输入的布尔值均为1时，输出才会为1；否则输出为0。
这个逻辑表达式实际上就表明了与门的原理，即只有当所有输入为真时，输出才为真。
二、或门或门的逻辑符号是一个“V”形状，而其逻辑表达式可以用“Y=A+B”来表示。
与与门相反，或门只要有一个输入为1，输出就为1；只有当所有输入为0时，输出才为0。
可以看出，或门的逻辑表达式和与门的逻辑表达式是相对应的。
三、非门非门的逻辑符号是一个“￢”形状，而其逻辑表达式可以用“Y=￢A”来表示。
非门的原理是将输入的布尔值取反，即如果输入为1，则输出为0；如果输入为0，则输出为1。
四、异或门异或门的逻辑符号是一个带有一个加号的“⊕”形状，而其逻辑表达式可以用“Y=A⊕B”来表示。
异或门的原理是只有当输入不同时为1时，输出为1；否则输出为0。
异或门也常被用于比较两个输入是否相等的情况。
五、与非门与非门实际上是与门和非门的组合，其逻辑符号是一个与门后加上一个小圆点的符号，而其逻辑表达式可以用“Y=￢(A·B)”表示。
与非门的原理是先进行与运算，再对结果取反。
六、或非门或非门实际上是或门和非门的组合，其逻辑符号是一个或门后加上一个小圆点的符号，而其逻辑表达式可以用“Y=￢(A+B)”表示。
或非门的原理是先进行或运算，再对结果取反。
七、同或门同或门的逻辑符号是一个带有一个加号和一个横线的“⊙”形状，而其逻辑表达式可以用“Y=￢(A⊕B)”表示。
2、3、4输入或非门版图设计
《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N on=5 off= 0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N on=5 off= 0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。
集成电路课程设计报告三输入异或门电路
二、设计原理：
异或门（英语:Exclusive-OR gate，简称XOF^ate,又称EOF^ate、ExOF^ate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三 输入异或门来说，若输入为偶数（此处包括0）个高电平1,则输出为低电平0； 否则输出为高电平1。
2.000
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门的逻辑表达式：
进一步可得到一位比较器的真值表：
A
B
C
Y
F
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
一、电路逻辑功能 (2)
1.1、电路设计流程 (2)
1.2、真值表与表达式 (2)
1.3、电路逻辑图 (3)
1.4、线路图 (3)
1.5、ERC验证及T-Spice仿真 (4)
二、版图设计 (6)
2.1、总体版图设计流程 (6)
2.2、总体版图以及DRC验证 (7)
2.3、三输入异或门T-Spice仿真 (8)
三、三输入异或门版图设计的LVS验证 (9)
四、结论 (10)
一、电路逻辑功能
1.1、电路设计流程
1.2、真值表与表达式
表达式：Y =A⊕B⊕C=C B A+C B A+C B A+ABC
真值表：
A B C Y F
0 0 0 0 1 0 0 1 1 0 0 1 0 1 0
0 1 1 0 1
1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0
1.3、电路逻辑图
1.4、线路图
1.5、ERC验证及T-Spice仿真
二、版图设计
2.1、总体版图设计流程
操作步骤：
1．新建文件夹：在电脑E 盘新建文件夹，文件夹名为XOR。
2．打开L-Edit 软件：在桌面上双击L-Edit v13.0 快捷键，打开L-Edit v13.0 软件。
3．另存新文件：选择File——Save As 命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存储目录（存储在刚才新建的文件夹XOR中），在“文件名”文本框中输入文件名称，例如：XOR。
4．取代设定：选择File——Replace Setup 命令，单击出现的对话框的From file 下拉列表右侧的Browser按钮，选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件，如图所示，再单击OK 按钮。
接着出现一个警告对话框，按确定按钮，就可将lights.tdb文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。
5．重新命名：将Cell0 的名称重新命名，可选择Cell——Rename 命令，打开Rename Cell Cell0 对话框，将cell0 名称改成XOR。
6．复制组件：选择Cell——Copy 命令，打开Select Cell to Copy 对话框，单击其中的
Browser 按钮，在出现的对话框中选择第八次实验（反相器版图设计）所做的inv.tdb，再在Select Cell to Copy 对话框中选择Basecontactn组件，如图所示，单击OK 按钮，则可将Basecontactn组件复制至ex13.tdb 文件中。
之后再以同样的方式将Basecontactp、input、nmos、pmos、out 组件复制到ex13.tdb 文件中。
7．引用组件：引用上述复制的组件Basecontactn、Basecontactp、input、nmos、pmos、out，选择Cell——Instance 命令，打开Select Cell to Instance 对话框，可以看到，在组件列表中有这6 个组件，选择Basecontactn组件再单击OK 按钮，可以看到编辑画面出现一个Basecontactn组件。
8．编辑以上引用组件成与或非门版图：编辑出的与或非门版图如图所示，对其进行设计规则检查（DRC检查）直至无错误为止。
9．提取设置：提取设置主要是对将要提取出的SPICE 文件进行一些设置，选择Tools——Extract Setup 命令，在弹出的Setup Extract 对话框的General 中勾选Extract Standard Rule Set，然后单击像铅笔图样的图标。
点击图标后会弹出另外一个对话框，如下图所示。
在Setup Extract Standard Rule Set 对话框的General 选项Extract definition file 下选择文件lights.ext
（d:\MyDocuments\TannerEDA\Tanner\Tools\v13.0\L-Edit\and\LVS\SPR\Lights\Layout\ lights.ext），其他不变。
在Output 选项中把SPICE include statement 下面的文字清除即可。
10．提取SPICE 文件：选择Tools——Extract 命令，即提取出了所画异或门版图的SPICE 文件。
11．打开SPICE 文件：进入E 盘ex13 文件夹中打开异或门 SPICE 文件。
SPICE 文件如下图所示。
2.2、总体版图以及DRC验证
2.3、三输入异或门T-Spice仿真
逻辑图：
三、三输入异或门版图设计的LVS验证
四、结论
三输入一输出异或门版图设计是正确的，本次的论文课题主要为研究一个三输入异或门的电路与版图的具体设计与实现。
采用EDA技术里的Tanner Tools软件工具对其进行整体设计，完成电路的设计后，由输出SPICE文件与W-Edit工具对进行模拟仿真；然后在绘制无误的版图及后续软件的基础上，同样进行模拟及仿真，并与之前的仿真结果进行在波形上的对比。
在此次的学习试验过程中，可以说在知识的了解与软件的应用方面收获颇多。
不仅对三输入异或门与构成它的所有元器件的原理有了深入的了解，并且对Tanner软件的使用能力有了很大程度的提高。
增强了我的独立操作、探索能力和解决困难的坚定与自信。
这让我更进一步认识到自主探索学习的优势，只有亲自动手钻研，才能透彻了理解所涉及的知识。