集成电路试卷
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
集成电路考试
一、填空题(10×3)
1、集成电路的出现电子设备向着__微小型化 、_智能化和低功耗 、__高速度___发展,加快了人类进入信息化时代的步伐。
2、集成度大约是每 18_____月翻一番的增长规律,这就是著名的摩尔定律。
3、根据参与导电的载流子可以把MOS 晶体管分成两类:一类是_____n 沟道_____ MOS 晶体管,另一类是___p 沟道_____MOS 晶体管。
4、现代先进双极晶体管的三个基本特征是___自对准工艺_______、_多晶硅发射极技术__________和 ____深槽隔离_______。
5、MOS 晶体管的阈值电压公式V T = 2BM FB F OX
Q V C ϕ-+。 6、MOS 晶体管交流小信号模型中,跨导g m = _D GS
I V ∂∂____________,有栅跨导g mb = ____D BS
I V ∂∂_________。 7、与MOS 工艺兼容的电阻包括___扩散电阻_____、____多晶硅电阻____、____n 阱或p 阱电阻___。
8、集成电路的设计方法主要包括三部分内容:__设计抽象_____、___设计流程_____、__设计方法_______。
9、集成电路的设计方法包括 __PLD 设计方法______、__半定制设计方法____、___定制设计方法_____。
10、在集成电路的加工过程中,图形的加工是通过____光刻______和___刻蚀_________工艺完成的。
二、选择题(5×4)
11、MOS 集成电路都选择<100>晶向的晶片,下列不是选取<100>晶向硅的原因是(A )
A 、晶界面密度高
B 、缺陷少
C 、迁移率高
D 、有利于器件提高性能
12、RTL 电路的主要问题是( B )
A 、速度慢
B 、噪声容限低
C 、功耗低
D 、电路的关门电平高
13、从瞬态特征看,下列哪种反相器的性能最差( D )
A、耗尽型负载
B、电阻负载
C、非饱和增强负载
D、饱和增强负载
14、下列哪项不是BTCMOS电路相对于CMOS电路拥有的优点( A)
A、结构简单,所用器件少
B、没有静态功耗
C、噪声容限低
D、输入阻抗高
15、减少动态功耗最有效的措施是(A )
A、降低电源电压
B、减少负载电容
C、减少寄生电容
D、防止电荷分享
三、判断题(10×2)
16、SOICMOS可以喝体硅CMOS一样采用LOCOS隔离工艺,但是不需要场区注入。(√)
17、增大栅氧化层厚度将将减少阈值电压,提高衬底掺杂浓度可以增大本征阈值。(×)
18、对NMOS一般可能存在负衬底偏压,负衬底偏压会使阈值电压增大。(√)
19、MOS晶体管的饱和区电流公式I D=K (V GS-V T)2。(√)
20、提高沉底掺杂浓度,减少栅氧化层厚度有利于抑制短沟道效应。(√)
21、饱和区的有效沟道长度随漏电压的增大而减小,使饱和区电流恒定。(×)
22、CMOS反向器件的PMOS管事作为开关器件,在输出高电平时只有PMOS管导通,在输出低电压时,只有NMOS管导通。(√)
23、NMOS器件中的热载流子效应比PMOS器件严重。(√)
24、逻辑电路属于可恢复逻辑电路,它能使偏离理想电平的信号经过n 级电路逐渐收敛到理想工作点,即最终达到合格的逻辑电平。
(×)
25、电路单元包括准单元,宏单元和IP等。(√)
四、简答题(10×1)
解释MOS晶体管的短沟道效应。
MOS晶体管沟道越短,源漏区p n结耗尽层电荷在总的沟道区耗尽层电荷中占的比例越大,使实际由栅压控制的耗尽层电荷减少,造成阈值电压随沟道长度减小而下降,这就是短沟道效应。
五、计算题(10×1)
1、 在交流小信号模型中,已知I C =1mA ,V t =26mV ,βF =100,V A =20V ,
求跨导g m ,输入阻抗r π,输入电阻r 0,基极-集电极电阻r u 。 解:
3
3
10/382610C m I g A V mA Vt --===⨯/v 3202010
D A C V r I -===KΩ 3
100 2.63810F m r g πβ-===KΩ⨯ 10101002020u F o r r β==⨯⨯KΩ=MΩ