集成电路试题库
《半导体集成电路》期末考试试题库..
第一部分考试试题 第0章绪论 1.什么叫半导体集成电路？ 2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 3.按照器件类型分，半导体集成电路分为哪几类？ 4.按电路功能或信号类型分，半导体集成电路分为哪几类？ 5.什么是特征尺寸？它对集成电路工艺有何影响？ 6.名词解释：集成度、wafer size、die size、摩尔定律？ 第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用？ 2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4.简述硅栅p阱CMOS的光刻步骤？ 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。 7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。 第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？
4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？ 第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。 第4章TTL电路1.名词解释 电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流 静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间 2. 分析四管标准TTL与非门（稳态时）各管的工作状态？ 3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。 4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。
集成电路试题库
半导体集成电路典型试题 绪论 1、什么叫半导体集成电路？ 【答案：】 通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。 集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。 2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写 【答案：】 小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI） 3、按照器件类型分，半导体集成电路分为哪几类？ 【答案：】 双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。 4、按电路功能或信号类型分，半导体集成电路分为哪几类？ 【答案：】 数字集成电路，模拟集成电路，数模混合集成电路。 5、什么是特征尺寸？它对集成电路工艺有何影响？ 【答案：】 集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。 6、名词解释：集成度、wafer size、die size、摩尔定律？ 【答案：】 7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。 【答案：】
该电路可以完成NAND逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。 该电路增加了一个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。在评估阶段，M kp 截至，不影响电路的正常输出。 8、延迟时间 【答案：】 时钟沿与输出端之间的延迟 第1章集成电路的基本制造工艺 1、四层三结的结构的双极型晶体管中隐埋层的作用 【答案：】 减小集电极串联电阻，减小寄生PNP管的影响 2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响 【答案：】 电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大 3、简单叙述一下pn结隔离的NPN晶体管的光刻步骤 【答案：】 第一次光刻：N+隐埋层扩散孔光刻 第二次光刻：P隔离扩散孔光刻 第三次光刻：P型基区扩散孔光刻 第四次光刻：N+发射区扩散孔光刻 第五次光刻：引线孔光刻
《超大规模集成电路设计》考试习题(含答案)完整版分析
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？ 集成电路的发展过程: ?小规模集成电路(Small Scale IC，SSI) ?中规模集成电路(Medium Scale IC，MSI) ?大规模集成电路(Large Scale IC，LSI) ?超大规模集成电路(Very Large Scale IC，VLSI) ?特大规模集成电路(Ultra Large Scale IC，ULSI) ?巨大规模集成电路(Gigantic Scale IC，GSI） 划分集成电路规模的标准 2．超大规模集成电路有哪些优点？ 1. 降低生产成本 VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少. 2.提高工作速度 VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得. 3. 降低功耗 芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降. 4. 简化逻辑电路 芯片内部电路受干扰小,电路可简化. 5.优越的可靠性 采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。 6.体积小重量轻 7.缩短电子产品的设计和组装周期 一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度. 3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。 1、形成N阱 2、形成P阱 3、推阱 4、形成场隔离区 5、形成多晶硅栅 6、形成硅化物 7、形成N管源漏区 8、形成P管源漏区 9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺 4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？ 互连线的要求 低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化） 与器件之间的接触电阻低 长期可靠工作 可能的互连线材料 金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）
集成电路设计练习题
集成电路设计练习题2009 1、说明一个半导体集成电路成本的组成。 2、简述CMOS工艺流程。简述CMOS集成电路制造的过程中需要重复进行的工艺步骤。 3、描述你对集成电路工艺的认识。列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？简述CMOS工艺技术的发展趋势。 4、你知道的集成电路设计的表达方式有哪几种？ 5、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx 其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v 假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。 6、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？ 7、描述你对集成电路设计流程的认识。 8、集成电路前端设计流程，后端设计流程，相关的工具。 9、从RTL synthesis到tape out之间的设计flow，并列出其中各步使用的tool. 10、简述FPGA等可编程逻辑器件设计流程。 11、简述半定制数字电路的设计流程。 12、简要说明并比较数字集成电路几种不同的实现方法。 13、什么是集成电路的设计规则。 14、同步电路和异步电路的区别是什么？ 15、画出CMOS电路的晶体管级电路图，实现Y=AB+C(D+E) 16、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N 管，为什么？ 17、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？ 18、名词解释：VLSI, CMOS, EDA, VHDL, DRC, LVS, DFT, STA 19、画出CMOS与非门的电路，并画出波形图简述其功能。
集成电路CMOS题库
一、选择题 1、Gordon Moore 在1965年预言:每个芯片上晶体管得数目将每个月翻一番。 （B ） A 、12 B 、18 C 、20 D 、24 2.MOS 管得小信号输出电阻就是由MOS 管得效应产生得。 （C ） A.体 B 、衬偏 C 、沟长调制 D 、亚阈值导通 3.在CMOS 模拟集成电路设计中，我们一般让MOS 管工作在区。 （D ） A 、亚阈值区 B 、深三极管区 C 、三极管区 D 、饱与区 4、MOS 管一旦出现现象，此时得MOS 管将进入饱与区。 （A ） A 、夹断 B 、反型 C 、导电 D 、耗尽 5、表征了MOS 器件得灵敏度。 （C ） A 、o r B 、b m g C 、m g D 、ox n c u 6.Cascode 放大器中两个相同得NMOS 管具有不相同得。 （B ） A 、o r B 、b m g C 、m g D 、ox n c u 7.基本差分对电路中对共模增益影响最显著得因素就是。 （C ） A 、尾电流源得小信号输出阻抗为有限值 B 、负载不匹配 C 、输入MOS 不匹配 D 、电路制造中得误差 8.下列电路不能能使用半边电路法计算差模增益。 （ C ） A.二极管负载差分放大器 B 、电流源负载差分放大器 C 、有源电流镜差分放大器 D 、Cascode 负载Casocde 差分放大器 9、镜像电流源一般要求相同得。 （ D ）A 、制造工艺 B 、器件宽长比 C 、器件宽度W D 、器件长度L 10、 NMOS 管得导电沟道中依靠导电。 （ ） A.电子 B 、空穴 C 、正电荷 D 、负电荷 11、下列结构中密勒效应最大得就是。 （A ） A 、共源级放大器 B 、源级跟随器 C 、共栅级放大器 D 、共源共栅级放大器 12.在NMOS 中，若0V sb 会使阈值电。 （A ）
模拟集成电路设计期末试卷..
《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_ 较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来 表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输 出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制 沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS 目录 一、填空题（每空1分，共24分） (1) 二、判断题（每小题1.5分，共9分） (1) 三、简答题（每小题4分，共28分） (2) 四、计算题（每小题5分，共10分） (4) 五、综合题（共9分） (5) 一、填空题（每空1分，共24分） 1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。 2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。 3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。 4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。 5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。 6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底 片。 7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。 8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。 9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。 10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。 11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。 12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。常规平面工艺扩散工序中的有限表 面源扩散过程中，杂质在体内满足高斯分布函数分布。 13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。 14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。 15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。 16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。 17.自持放电的形式有辉光放电、弧光放电、电晕放电、火花放电。 18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。 19.溅射镀膜方法有直流溅射、射频溅射、偏压溅射、磁控溅射（反应溅射、离子束溅射）等。 20.常用的溅射镀膜气体是氩气（Ar）,射频溅射镀膜的射频频率是13.56MHz。 21.CVD过程中化学反应所需的激活能来源有？热能、等离子体、光能等。 22.根据向衬底输送原子的方式可以把外延分为：气相外延、液相外延、固相外延。 23.硅气相外延的硅源有四氯化硅（SiCl4）、三氯硅烷（SiHCl3）、二氯硅烷（SiH2Cl2）、硅烷（SiH4）等。 24.特大规模集成电路（ULIC）对光刻的基本要求包括高分辨率、高灵敏度的光刻胶、低缺陷、精密的套刻对准、对大尺寸硅片 的加工等五个方面。 25.常规硅集成电路平面制造工艺中光刻工序包括的步骤有涂胶、前烘、曝光、显影、坚膜、腐蚀、 去胶等。 26.光刻中影响甩胶后光刻胶膜厚的因素有溶解度、温度、甩胶时间、转速。 27.控制湿法腐蚀的主要参数有腐蚀液浓度、腐蚀时间、腐蚀液温度、溶液的搅拌方式等。 28.湿法腐蚀Si所用溶液有硝酸-氢氟酸-醋酸（或水）混合液、KOH溶液等，腐蚀SiO2常用的腐蚀剂是HF溶液，腐蚀 Si3N4常用的腐蚀剂是磷酸。 29.湿法腐蚀的特点是选择比高、工艺简单、各向同性、线条宽度难以控制。 30.常规集成电路平面制造工艺主要由光刻、氧化、扩散、刻蚀、离子注入（外延、CVD、PVD）等工 艺手段组成。 31.设计与生产一种最简单的硅双极型PN结隔离结构的集成电路，需要埋层光刻、隔离光刻、基区光刻、发射区光刻、引线区 光刻、反刻铝电极等六次光刻。 32.集成电路中隔离技术有哪些类？ 二、判断题（每小题1.5分，共9分） 1.连续固溶体可以是替位式固溶体，也可以是间隙式固溶体（×） 2.管芯在芯片表面上的位置安排应考虑材料的解理方向，而解理向的确定应根据定向切割硅锭时制作出的定位面为依据。（√） 3.当位错线与滑移矢量垂直时，这样的位错称为刃位错，如果位错线与滑移矢量平行，称为螺位错（√） 4.热氧化过程中是硅向二氧化硅外表面运动，在二氧化硅表面与氧化剂反应生成二氧化硅。（×） 5.热氧化生长的SiO2都是四面体结构，有桥键氧、非桥键氧，桥键氧越多结构越致密，SiO2中有离子键成份，氧空位表现为带正 第一部分考试试题 第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？ 4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？ 第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为 20W/c㎡,该电阻上的压降为5V,设计此电阻。 第4章TTL电路 1.名词解释 电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流 静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间 瞬时导通时间 2. 分析四管标准TTL与非门（稳态时）各管的工作状态？ 3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。 4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。 5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。 6. 画出四管和六管单元与非门传输特性曲线。并说明为什么有源泄放回路改善了传输特性的矩形性。 7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。 8. 为什么TTL与非门不能直接并联？ 9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。 1 集成电路设计复习题 绪论 1．画出集成电路设计与制造的主要流程框架。 2．集成电路分类情况如何？ 集成电路设计 1．层次化、结构化设计概念，集成电路设计域和设计层次 2．什么是集成电路设计？集成电路设计流程。 （三个设计步骤：系统功能设计逻辑和电路设计版图设计） 3．模拟电路和数字电路设计各自的特点和流程 4．版图验证和检查包括哪些内容？如何实现？ 5．版图设计规则的概念，主要内容以及表示方法。为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD） 7．标准单元/门阵列的概念，优点/缺点，设计流程 8．PLD设计方法的特点，FPGA/CPLD的概念 9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。 10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？ Soc设计复习题 1.什么是SoC？ 2.SoC设计的发展趋势及面临的挑战？ 3.SoC设计的特点? 4.SoC设计与传统的ASIC设计最大的不同是什么？ 5.什么是软硬件协同设计？ 6.常用的可测性设计方法有哪些？ 7. IP的基本概念和IP分类 8.什么是可综合RTL代码? 9.么是同步电路，什么是异步电路，各有什么特点？ 10.逻辑综合的概念。 11.什么是触发器的建立时间（Setup Time），试画图进行说明。 12.什么是触发器的保持时间（Hold Time），试画图进行说明。 13. 什么是验证，什么是测试，两者有何区别？ 14.试画图简要说明扫描测试原理。 绪论 1、 画出集成电路设计与制造的主要流程框架。 2 、集成电路分类情况如何？ 集成电路设计 1． 层次化、结构化设计概念，集成电路设计域和设计层次 分层分级设计和模块化设计． 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别， ???????????? ?? ? ? ? ? ? ??? ??? ???????????????????? ? ???????????????????????????????????????? ???????? ?????? ??按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS 双极型单片集成电路按结构分类集成电路 电科《集成电路原理》期末考试试卷 一、填空题 1.（1分） 年，第一次观测到了具有放大作用的晶体管。 2 ． （ 2 分 ） 摩 尔 定 律 是 指 。 3. 集 成 电 路 按 工 作 原 理 来 分 可 分 为 、 、 。 4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。 5. （ 4 分 ） MOSFET 可 以 分 为 、 、 、 四种基本类型。 6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。 7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。 8．（2分）CMOS 逻辑电路的功耗可以分为 和 。 9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。 DD 1 3 2 10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。 A B Y 1 A B 2 3 二、画图题：（共12分） =+的电路图，要求使用的1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD MOS管最少。 2.（6分）用动态电路级联实现逻辑功能Y ABC =,画出其相应的电路图。 三、简答题：（每小题5分，共20分） 1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？ 2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？ 第8章动态逻辑电路 填空题 对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、 极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。 【答案：NMOS, PMOS, NOMS】 对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、 PDN与PDN相连或PUN与PUN相连时中间应接入。 【答案：】 解答题 从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑1、 电路的特点。 【答案：】 图A是CMOS静态逻辑电路。图B是CMOS动态逻辑电路。2电路完成的均是NAND的逻辑功能。图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。 2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。 【答案：】 该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。 3、分析下列电路的工作原理，画出输出端OUT的波形。 【答案：】 答案： 4、结合下面电路，说明动态组合逻辑电路的工作原理。 【答案：】 动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。此时电路处于预充电阶段。 当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。否则，输出OUT仍保持原状态高电平不变。例如此电路， NMOS网构成逻辑网中A与C,或B与C同时导通时，可以构成输出OUT到地的通路，将输出置为低电平。 第7章传输门逻辑 填空题 写出传输门电路主要的三种类型和他们的缺点：（1），缺点：；（2），缺点：；（3），缺1、 点：。 【答案：NMOS传输门，不能正确传输高电平，PMOS传输门，不能正确传输低电平，CMOS传输门， 电路规模较大。】 2、传输门逻辑电路的振幅会由于减小，信号的也较复杂，在多段接续时，一般要插入。 【答案：阈值损失，传输延迟，反相器。】 3、一般的说，传输门逻辑电路适合逻辑的电路。比如常用的和。 【答案：异或，加法器，多路选择器】 解答题 1、分析下面传输门电路的逻辑功能，并说明方块标明的MOS管的作用。 【答案：】 一、名词解释 1. 运放输入失调电压Uos 为了使集成运放在零输入时达到零输出，需在其输入端加一个直流补偿电压，这个直流补偿电压的大小即为输入失调电压，两者的方向相反。 2．共模拟制比CMRR 集成运放工作于线性区时，其差模电压增益Aud 与共模电压增益Auc 之比称为共模抑制比， 即 或 3．单位增益带宽GW 指集成运放在闭环增益为1倍状态下，当用正弦小信号驱动时，其闭环增益下降至0.707倍时频率。 4．电压比较器鉴别灵敏度 鉴别灵敏度又称为分辨率或转换精度，它是指电压比较器的输出状态发生跳变所需要的输入模拟信号电压的最小变化量。 5．D/A 转换器分辨率 是指DAC 能分辨的最小输出模拟增量，取决于输入数字量的二进制位数。 6．A/D 转换器分辨率 对应于最小数字量的模拟电压值称为分辨率，它表示对模拟信号进行数字化能够达到多细的程度。 二、简答题 1．仪器放大器的特点 仪器放大器是具有高增益、高增益精度、高共模抑制比、高输入电阻、低噪声、高线性度的集成放大器；主要应用于小信号放大。 2．迟滞电压比较器与普通电压比较器的区别 迟滞电压比较器具有两个门限电位：上门限电位、下门限电位，并具有正反馈回路，从而获得迟滞特性，同时也加快了比较器的转换过程。 3．新型低压差集成稳压器的特点，其主要应用于怎样的系统？ 新型低压差集成稳压器把输入/输出电压差降低到0.5~0.6V 。甚至65~150mV ，显著提高了稳压电源的效率。在笔记本电脑、小型数字仪表和测量装置及通信设备等电池供电的系统中得到广泛应用。 uc ud CMRR A A =(dB) lg 20CMRR uc ud ??? ? ??=A A 一、填空题（30 分=1 分*30 ）10 题/章 晶圆制备 1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。 2．单晶硅生长常用（CZ 法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。 3 ．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。 4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。 5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。 6．CZ 直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p 型或n 型）的固体硅锭。 7．CZ 直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。影响CZ 直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。 8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。 9．制备半导体级硅的过程：1 （制备工业硅）；2（生长硅单晶）；3 （提纯）。 氧化 10 ．二氧化硅按结构可分为（）和（）或（）。 11 ．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。 12 ．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。 13 ．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。 14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS 和（STI ）。15．列出热氧化物在硅片制造的 4 种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。16 ．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。 17 ．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。 18 ．热氧化的目标是按照（）要求生长（）、（）的二氧化硅薄膜。 19 ．立式炉的工艺腔或炉管是对硅片加热的场所，它由垂直的（石英工艺腔）、（加热器）和（石英舟）组成。淀积 20 ．目前常用的CVD 系统有：（APCVD ）、（LPCVD ）和（PECVD ）。 21 ．淀积膜的过程有三个不同的阶段。第一步是（晶核形成），第二步是（聚焦成束），第三步是（汇聚成膜）。 22 . 缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。 1、与其它类型的晶体管相比，MOS 器件的尺寸很容易按____比例____缩小，CMOS 电路被证明具有_较低__的制造成本。 2、 放大应用时，通常使MOS 管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in 为__ C F （1－A ）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 1、阱 解：在CMOS 工艺中，PMOS 管与NMOS 管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，V GS =V TH 时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS 一、选择题 1.Gordon Moore 在1965年预言:每个芯片上晶体管的数目将每个月翻一番。 （B ） A.12 B.18 C.20 D.24 2.MOS 管的小信号输出电阻是由MOS 管的效应产生的。 （C ） A.体 B.衬偏 C.沟长调制 D.亚阈值导通 3.在CMOS 模拟集成电路设计中，我们一般让MOS 管工作在区。 （D ） A.亚阈值区 B.深三极管区 C.三极管区 D.饱和区 4.MOS 管一旦出现现象，此时的MOS 管将进入饱和区。 （A ） A.夹断 B.反型 C.导电 D.耗尽 5.表征了MOS 器件的灵敏度。 （C ） A.o r B.b m g C.m g D.ox n c u 6.Cascode 放大器中两个相同的NMOS 管具有不相同的。 （B ） A.o r B.b m g C.m g D.ox n c u 7.基本差分对电路中对共模增益影响最显著的因素是。 （C ） A.尾电流源的小信号输出阻抗为有限值 B.负载不匹配 C.输入MOS 不匹配 D.电路制造中的误差 8.下列电路不能能使用半边电路法计算差模增益。 （ C ） A.二极管负载差分放大器 B.电流源负载差分放大器 C.有源电流镜差分放大器 D.Cascode 负载Casocde 差分放大器 9.镜像电流源一般要求相同的。 （ D ） A.制造工艺 B.器件宽长比 C.器件宽度W D.器件长度L 10. NMOS 管的导电沟道中依靠导电。 （ ） A.电子 B.空穴 C.正电荷 D.负电荷 11.下列结构中密勒效应最大的是。 （A ） A.共源级放大器 B.源级跟随器 C.共栅级放大器 D.共源共栅级放大器 12.在NMOS 中，若0V sb >会使阈值电。 （A ） A.增大 B.不变 C.减小 D.可大可小 13. 模拟集成电路设计中可使用大信号分析方法的是。 （C ） A.增益 B.输出电阻 C.输出摆幅 D.输入电阻 14. 模拟集成电路设计中可使用小信号分析方法的是。 （A ） A.增益 B.电压净空 C.输出摆幅 D.输入偏置 15. 下图中，其中电压放大器的增益为-A ，假定该放大器为理想放大器。请计算 该 电路的等效输入电阻为。 （） 第15题 A. A R +1 B.A R 11+ C.)1(A R + D. )11(A R + 16.不能直接工作的共源极放大器是共源极放大器。 （C ） A.电阻负载 B.二极管连接负载 C.电流源负载 D.二极管和电流源并联负载 17.模拟集成电路设计中的最后一步是。 （B ） A.电路设计 B.版图设计 C.规格定义 D.电路结构选择 集成电路设计期末考试试题（ A ）卷参考答案 一、填空题（每空一分，共20分） 1. 2 1 2. Q=CV GE 3. 衬底掺杂浓度 4. 体效应 5. 沟道中载流子的迁移率阈值电压V T随温度的变化 6. MOS管的栅宽偏置电流 7. 1/A2 1/A2 8. 温度垂直电场水平电场9. 互连线电阻电容电感传输线 10. CXXXXXXX N+ N- V ALUE＜IC=INCOND＞ 二、简答题（每题10分，共60分） 1.答：A当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时引起阈值电压提高； B随着Vds的增加，在漏区的耗尽层宽度会有所增加，导致阈值电压提高。 C 实际栅长有一部分覆盖在氧化层上，氧化层下面会引起耗尽电荷，栅电压要加的 较大才能使沟道反型。 D 栅电压增加时，表面迁移率会下降 E 当Vds增大时，MOS管的漏端沟道被夹断并进入饱和区，Vds进一步增大，使沟 道的有效长度减小 2. 答：A源漏扩散电阻，在金属栅与硅栅技术的CMOS 工艺中，与漏源区同时制成，，方块电阻为20-100欧，不宜制作大电阻，误差为±20%，不能制作精密电阻。 B P/N阱扩散电阻，该结构电阻值较大，为1000-5000欧，面积也大，误差为±40%。 C 注入电阻。由于离子注入精度可以控制掺杂浓度和注入深度，且横向扩散小，方块电阻为50-1000欧，可以制作大电阻而不占用大面积 D 多晶硅电阻。方块电阻为30-200欧，，难以制作精密电阻 E薄膜电阻，该电阻的线性度好。 3. 答： 4答：SPICE软件包含三个内建MOS场效应管模型： ①1级模型通过电流—电压的平方律特性描述,考虑了衬底调制效应和沟道长度调制 效应。 ②2级模型是一个详尽解析的MOSFET模型。考虑了沟道电压的影响，对基本方程 一、填空题（30分=1分*30）10题/章 晶圆制备 1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。 3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。 4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。 5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。 6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。 7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。 8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。 9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。 氧化 10．二氧化硅按结构可分为（）和（）或（）。 11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。 12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。 13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。 14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。 17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。 18．热氧化的目标是按照（）要求生长（）、（）的二氧化硅薄膜。19．立式炉的工艺腔或炉管是对硅片加热的场所，它由垂直的（石英工艺腔）、（加热器）和（石英舟）组成。 淀积 20．目前常用的CVD系统有：（APCVD ）、（LPCVD ）和（PECVD ）。 21．淀积膜的过程有三个不同的阶段。第一步是（晶核形成），第二步是（聚焦成束），第三步是（汇聚成膜）。 22．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。 23．在外延工艺中，如果膜和衬底材料（相同），例如硅衬底上长硅膜，这样的膜生长称为（同质外延）；反之，膜和衬底材料不一致的情况，例如硅衬底上长氧化铝，则称为（异质外延）。 1.PN结隔离的双极集成电路工艺需要几次光刻，每次光刻目的是什么？ 需要六次光刻，第一次—N+隐埋层扩散孔光刻；第二次—P+隔离扩散孔光刻；第三次—P型基区扩散孔光刻；第四次—N+发射区扩散孔光刻；第五次—引线接触孔光刻；第六次—金属化内连线光刻。 2.简述硅珊P阱CMOS工艺流程，每次光刻的目的是什么？ 十次光刻：⑴光I—阱区光刻，刻出阱区注入孔；⑵阱区注入及推进，形成阱区；⑶去除SiO2,长薄氧，长Si3N4；⑷光II—有源区光刻，刻出P管、N 管得源、漏和栅区；⑸光III—N管场区光刻，刻出N管场区注入孔；⑹长场氧；⑺光IV—P管区光刻，调节PMOS管开启电压，然后长对晶硅；⑻光V—多晶硅光刻，形成多晶硅栅及多晶硅电阻；⑼光VI—P+区光刻，刻去P 管区上的胶；⑽光VII—N+区光刻，刻去N+区上的胶；⑾长PSG;⑿光VIII—引线孔光刻；⒀光IX—铝引线光刻；⒁光X—压焊块光刻。 3.实际集成电路中的双极晶体管为四层三结结构 4.集成NPN晶体管中的寄生电容有哪几种？ 寄生可分以下三类：①与PN结有关的耗尽层势垒电容；②与可动载流子在中性区的存储电荷有关的扩散电容；③电极引线的延伸电极电容 5.在集成电路中常用的PNP管主要有两大类：横向PNP管和衬底PNP管 6.存在纵向PNP管的影响，这个影响是怎么形成的？ 为了减小寄生PNP管的影响，提高横向空穴注入的比例，可以从版图和工艺上采取如下措施：⑴在图形设计上减少发射区面积和周长之比；⑵另外，为了使集电极尽可能多的收集到从发射区侧向注入的空穴，在设计横向PNP 管时，应该将集电区包围发射区；⑶在工艺上可采用增大结深及采用埋层工艺等办法 7.横向PNP管f t小的原因？ ⑴横向PNP管的有效平均基区宽度W BL大；⑵埋层的抑制作用，使折回集 电极的少子路程增加；⑶空穴的扩散系数只有电子扩散系数的1/3 8.对SBD和SCT的设计中最主要的是：对SDB的V MS以及SBD的面积和击 穿电压的设计。 9.自锁产生的条件及防止自锁的办法？ 产生条件：①外界因素使两个寄生三极管的EB结处于正向偏置；②两个寄生三极管的电流放大倍数βNPNβPNP＞1；③电源所提供的最大电流大于寄生可控硅导通所需要的维持电流I H;；；；消除办法：版图设计；工艺考虑；其他措施（注意电源退耦，此外还要注意对电火花钳位；防止寄生三极管的EB结正偏；电源限流） 10.伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件 在四种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大？11.试分析COMS电路产生Latch-up效应（自锁）的原因，通常使用哪些方法 来防止或抑制Latch-up效应 基区扩散电阻最小条宽的设计受到三个限制，： ①由设计规则决定的最小扩散条宽W min；②由工艺水平和电阻精度决定的 最小电阻条宽W R,min；③由流经电阻的最大电流所决定的W R,min 12.集成电路的内连线有：铝连线、扩散区连线、多晶硅连线、铜连线、交叉连 线 13.LSTTL电路的版图设计步骤：划分隔离区、基本设计条件的确定、各单元的 图形设计、布局、布线 14.TTL集成电路有哪些系列，他们各有什么特点及优缺点？ STTL和LSTTL,，，LSTTL实现了高速度和低功耗的良好结合：采用高阻值电阻使功耗P D下降为标准TTL门的1/5左右；；ASTTL和ALSTTL电路，速度更高，功耗更低 15.试说明ECL电路的工作速度高于TTL电路的主要原因？ 发射极耦合逻辑（ECL）集成电路，他工作时晶体管在放大和截止两个状态间转换，不进入饱和区，这就从线路结构和设计上根除了常规TTL电路中晶体管由饱和到截止状态（即由开转关）时所需释放超量存储电荷的“存储时间”，加上各点电平变化幅度小，也没有STTL电路因采用SBD钳位而带来的附加寄生电容，因而ECL电路的速度很高。 16.试画出I2L电路的基本单元门的电路图、版图和结构草图，并说明它在发展 LSI中所起到的作用？ 17.设计地线时应注意以下几点：⑴接地点必须进行N+磷扩散；⑵接地点和各 单元大致对称；⑶尽量减小地线的电阻 18.CMOS反相器设计采用两种准则：对称波形设计准则；准对称波形准则。 19.十二章，精密匹配电流镜能达到精密匹配是由于采用以下几个措施：①增加 了T3射随器缓冲，改善了I B引入的电流传输差；②利用R1=R2的负反馈，减小ΔV BE引入的电流差；③为抵消I B3的影响，在T2的集电极增加射极跟随器T4，利用T4的,抵消I B3，进一步提高了I r和I o的对称性 20.采用有源负载的放大器的优点？ ⑴有源负载的交流阻抗r AC很大，所以使每级放大器的电压增益A V提高。 因而可以减少放大器的级数。简化频率补偿；⑵有源负载的直流电阻R DC很小，所以为获得高的电压增益A V不需要很高的电源电压，因而有源负载放大器可以在低压、小电流下工作；⑶运放采用有源负载差分输入级，可不需要额外原件，即可实现“单端化” 21.集成运放有四部分组成：差分输入级、中间增益级、推挽输出级和各级的偏 置电路。 22.模拟集成电路对输出级的要求主要是：①输出电压或输出电流幅度大，能向 负载输出规定数量的功率，而且静态功耗小；②输入阻抗高、输出阻抗低，在前级放大器和外接负载间进行隔离；③能满足频率响应的要求；④具有过载和短路保护。 23.集成运放的版图设计过程与数字集成电路一样，也分为几个步骤：1划分隔 离区；2元器件图形和尺寸设计（晶体管的图形尺寸；电阻的设计；电容的设计）；3布局和布线（力求原件排列紧凑减小寄生效应影响；对要求对称的元件尽量对称；采用热设计的方法；引出端的排列应与通用运算放大器的统一标准一致） 24.适合于单片集成电路的基本D\A变换电路，根据其工作原理，可分三类：① 电流定标电路；②电压定标电路；③电荷定标电路 25.集成电路设计包括逻辑设计、电路设计、版图设计和工艺设计。通常有两种 设计途径：正想设计和逆向设计。。I正向设计流程：⑴根据功能要求进行系统设计（画出框图）；⑵划分成子系统进行逻辑设计；⑶有逻辑图或功能块功能要求进行电路设计；⑷由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图；⑸工艺设计，如原材料选择，设计工艺参数，工艺方案，确定工艺条件，工艺流程；II逆向设计：提取横向尺寸；提取纵向尺寸； 测试产品的电学参数； 26.通常可把版图设计规则分成两种类型：第一“自由格式”第二“规整格式”集成电路工艺原理试题总体答案资料
《半导体集成电路》试题2
(完整版)集成电路设计复习题及解答
《集成电路设计原理》试卷及答案
半导体集成电路复习题及答案
集成电路试卷及答案
《集成电路工艺原理(芯片制造)》课程试题2016
模拟集成电路设计试卷
集成电路CMOS试题库
A集成电路设计期末考试试题
(完整版)《集成电路工艺原理(芯片制造)》课程试题2016
半导体集成电路试卷参考