第4章 触发器
第4章触发器
教学目标
●熟悉基本触发器的组成和功能
●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能
●熟练掌握各种不同逻辑功能触发器之间的相互转换
数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。每个触发器能够记忆一位二进制数“0”或“1”。
4.1概述
触发器是一种典型的具有双稳态暂时存储功能的器件。在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。为此需要使用具有记忆功能的基本逻辑单元。能存储1位二进制的基本单元电路称为触发器。
4.2基本RS触发器
4.2.1电路组成
基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。
（a）逻辑图（b）逻辑符号（c）逻辑符号
图4.1 基本RS触发器
4.2.2 功能分析
触发器有两个稳定状态。n
Q 为触发器的原状态（初态），即触发信号输入前的状态；1
n Q
+为触发器的现态（次态），即触发信号输入后的状态。 其功能用状态表、特征
方程式、逻辑符号图以及状态转换图、波形图描述。
1. 状态表
如图4.1（a ）可知: Q S Q
n ⋅=+1
，n n Q R Q ⋅=+1
从表4.1中可知：该触发器有置“0”、置“1”功能。R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。
表4.1 状态表
2. 特性方程
根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q
+=+1
（4-1）
1=+S R （约束条件）
图4.2 卡诺图
3. 状态转换图
如图4.3所示，图中圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注表示状态转换的条件。
R ＝×S ＝1
R ＝1S ＝×
R ＝
1
图4.3 状态转换图
4. 波形图
如图4.4所示，画图时应根据功能表来确定各个时间段Q 与Q 的状态。
图4.4 波形图
综上所述，基本RS 触发器具有如下特点：
(1) 它具有两个稳定状态，分别为“1”和“0”，称双稳态触发器。如果没有外加触发信号作用，它将保持原有状态不变；在外加触发信号作用下，触发器输出状态才可能发生变化，输出状态直接受输入信号的控制，也称其为直接复位。
（2）给R 和S 端同时加负脉冲，在负脉冲存在期间，由于S 、R 端均为低电平，因此门1和门2输出Q 和Q 均为高电平；在负脉冲同时消失（即S ，R 同时恢复高电平）后，触发器的新态是“0”还是“1”， “与”门1、门2翻转快慢有关，逻辑状态不能
确定，因此这种情况应该避免。
(3) “与非”门构成的基本RS 触发器的功能，可简化为如表4.2所示的基本RS 触发器功能表。
表4.2 基本RS 触发器功能表
4.2.3课题与实训1 基本RS 触发器功能测试
1. 实训任务
1）“与非”门组成基本RS 触发器功能测试。 2）“或非”门组成基本RS 触发器功能测试。
2. 实训要求
1）掌握由“与非”门、“或非”门组成基本RS 触发器的逻辑功能。 2）按照测试要求如表4.3、表4.4完成测试内容。
3. 实训设备及元器件
1）数字电子技术学习机。 2）CD 4011、CD 4001。
4. 测试内容
1
）测试电路。
RS 触发器。
(a)“与非”门构成基本RS 触发器 （b ）“或非”门构成基本RS 触发器
图4.5
表4.3 “与非”门构成基本RS 触发器功能测试表
表4.4 “或非”门构成基本RS 触发器功能测试表
3
4.3同步触发器
4.3.1 同步RS 触发器 1. 电路组成
同步RS 触发器的电路组成如图4.6所示。图中D R ,D S 是直接置0、置1端，用来设
置触发器的初状态。
（a ）逻辑电路 （b ）逻辑符号
图4.6 同步RS 触发器
2. 功能分析
同步RS 触发器的逻辑电路图和逻辑符号如图4.6所示。当CP =0，1''==S R 时，Q 与Q 保持不变；当1=CP , CP R R ⋅=', CP S S ⋅='，代入基本RS 触发器的特征方程得：
Q R S Q
n +=+1
（4-2）
0=RS (约束条件)
功能表及状态图，如表4.5和如图4.7所示。
表4.5 功能表
CP R S Q n +1 功能 1 1 1 1
0 0 0 1 1 0 1 1
Q n 1 0 ×
保持 置1 置0 不定
01
R ＝×S ＝0
R ＝0S ＝×
R ＝0S ＝0
图 4.7 状态图
同步RS 触发器的CP 、R 、S 均为高电平有效，触发器状态才能改变。与基本RS 触发器相比，对触发器增加了时间控制， 但其输出的不定状态直接影响触发器的工作质量。
4.3.2 同步 JK 触发器 1. 电路组成
同步JK 触发器的电路组成如图4.8所示。
（a ）逻辑电路 （b ）逻辑符号
图4.8 同步JK 触发器
2. 功能分析
按图4.8(a)的逻辑电路，同步JK 触发器的功能分析如下： 当0=CP 时， 1==S R ，n n Q Q
=+1
Q ，触发器的状态保持不变。
当1=CP 时，将n
n Q K Q K CP R ⋅=⋅⋅=， Q J Q J CP S n
⋅=⋅⋅=
代入n n RQ S Q +=+1
, 可得：
n n n n n n n Q K Q J Q Q K Q J RQ S Q
+⋅=⋅+⋅=+=+1
即同步JK 触发器的特征方程为：
n n 1n Q K Q J Q +=+ （4-3） 在同步触发器功能表基础上, 得到JK 触发器的状态图如图4.9所示。
功能表如表4.6所示。
J ＝0K ＝×
J ＝×K ＝0
J ＝1
图4.9 状态图 表4.6 状态表
从表4.5中可知: (1) 当0=J ，1=K 时， Q K Q J Q
+⋅=+n 1n ，触发器置“0”。 (2) 当1=J ， 0=K 时, n n 1
n Q K Q J Q +⋅=+，触发器置“1”。
(3) 当0=J ， 0=K 时， n 1
n Q Q
=+，触发器保持原态不变。
(4) 当1=J ，1=K 时，n 1
n Q Q
=+，触发器和原来的状态相反，称翻转或称计
数。
所谓计数就是每输入一个时钟脉冲CP ，触发器的状态变化一次，电路处于计数状态，触发器状态翻转的次数与CP 脉冲输入的个数相等， 以翻转的次数记录CP 的个数。波形图如图4.10所示。
CP
Q
“0”
“0”1
2
3
4
①②③④
图4.10 J=K=1波形图
4.3.3 同步D 触发器 1. 电路结构
为了避免同步RS 触发器同时出现R 和S 都为1的情况，可在R 和S 之间接入非门，这种单输入的触发器称为D 触发器，如图4.11所示。
（a ）逻辑图 （b ）逻辑符号
图4.11 同步D 触发器和逻辑符号
2. 功能分析
在CP=0时，n 1
n Q Q
=+，触发器的状态保持不变。
在CP=1时，如D =1时，D =0，触发器翻转到1状态，即11
n =+Q ，如0=D 时，
1=D ，触发器翻转到0状态，即01n =+Q 。由此列出同步D 触发器的特性表如表4.7所
示。
表4.7 同步D 触发器的特性表
由功能表得出同步D 触发器的逻辑功能如下：当CP 由0变为1时，触发器的状态翻转到和D 的状态相同；当CP 由1变为0时，触发器保持原状态不变。
根据表画出D 触发器1
n +Q
的卡诺图，如图4.12所示。由该图可得
D Q
=+1
n （4-4）
由功能表得出D 触发器的状态转换图如图4.13所示。
图4.12 同步D触发器的卡诺图
图4.13 同步D触发器的状态转换图
3. 同步触发器的“空翻”
在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化，这种现象称为触发器的“空翻”。图 4.14所示为同步触发器的”空翻”波形。
CP
D
Q
图4.14 同步D触发器的”空翻”
由该图可看出，在CP=1期间，输入D的状态发生多次变化时，其输出状态也随之发生变化。同步触发器由于存在“空翻”，他只能用于数据锁存，不能用作计数器、移位寄存器和存储器等。而组成计数器、存储器的是后面介绍的没有“空翻”的触发器。
4.4 边沿触发器
边沿触发器只有在时钟脉冲CP上升沿或下降沿到来时刻接收输入信号，这时，电路才会根据输入信号改变状态，而在其它时间内，电路的状态不会发生变化，从而提高了触发器的工作可靠性和抗干扰能力，它没有“空翻”现象。
4.4.1边沿JK触发器
1. 电路组成
边沿JK触发器的逻辑电路和逻辑符号如图4.15所示。
（a ） 逻辑电路 (b ） 逻辑符号
图4.15 边沿JK 触发器
2. 功能分析
边沿JK 触发器电路在工作时, 要求其“与非”门G 3、G 4的平均延迟时间t pd1比与“或非”门构成的基本触发器的平均延迟时间t pd2要长，起延时触发作用。
（1）1=CP 期间，与“或非”门输出n n n 1
n Q S Q Q Q
=⋅+=+，
n n n 1n Q R Q Q Q =⋅+=+（4Q R =，3Q S =）,所以触发器的状态保持不变。此时“与
非”门输出，n
4KQ Q =，n 3Q J Q =。
（2）CP 下降沿到来，CP=0，由于t pd1> t pd2, 则与“或非”门中的A 、D “与”门结果为0，与“或非”门变为基本RS 触发器n n n 1
n Q K Q J RQ S Q +=+=+。
(3) CP=0期间，“与非”门G 3、G 4输出结果Q 4 =Q 3=1，此时触发器的输出1
n Q
+将保
持状态不变。
(4) CP 上升沿到来，CP=1，则与“或非”门恢复正常，n Q Q =+1
n ，n n Q Q =+1保持
状态不变。
由上述分析得出此触发器是在CP 脉冲下降沿按n n Q K Q J Q
+=+1
n 特征方程式进行
状态转换，故此触发器为下降沿触发的边沿触发器。其状态表、状态图与同步JK 触发器相同，只是逻辑符号和时序图不同。图4.15（b ）所示为下降沿触发的JK 触发器的逻辑符号。
3. 集成JK 触发器
1）74LS112的管脚排列和逻辑符号
74LS112为双下降沿JK 触发器，其管脚排列图及符号图如图4.16所示。
（a ）管脚排列 （b ）逻辑符号
图4.16 74LS112管脚排列图
2）逻辑功能
74LS112芯片由两个独立的下降沿触发的边沿JK 触发器组成，表4.8为其功能表，由该表可以看出74LS112有如下主要功能。
表4.8 74LS112功能表
（D D J 、K 的输入信号无关。
（2）异步置1。1=D R ，0=D S 时，触发器置1，它也与时钟脉冲CP 及J 、K 的输入信号无关。
（3）保持。取1==D D S R ，如0==K J 时，触发器保持原来的状态不变。即使在CP 下降沿到来时，电路状态也不会改变，n Q Q =+1
n 。
（4）置0。取1==D D S R ，如0=J ，1=K ，在CP 下降沿到来时，触发器翻转
到0状态，即置0，1
0n Q
+=。 （5）置1。取1D D R S ==，如1J =，0K =时，在CP 下降沿到来时，触发器翻转到1状态，即置1，1
1n Q +=.
（6）计数。取1==D D S R ，如1==K J 时,则每输入1个CP 的下降沿，触发器的
状态变化一次，n 1
n Q Q
=+，这种情况常用来计数。
【例4-1】图4.17所示为集成JK 触发器74LS112的CP 、D 、D S 和D R 的输入波形，试画出它的输出端Q 的波形。设触发器的初始状态0=Q 。
解：
CP
J
K
D
S D
R Q
图4.17
3）74LS112的应用实例
图4.18为74LS112构成的多路公共照明控制电路，0~n S S 为安装在不同处的按钮开关，不同的地方都能独立控制路灯的亮和灭。如触发器处于0状态时，0Q =，三极管V 截止，继电器K 的动合触点断开，灯L 熄灭。当按下按钮开关0S 时，触发器由0状态翻转到1状态，1=Q ，三极管导通，继电器K 得电，触点闭合，照明灯点亮。如按下按钮开关1S 时，则触发器又翻转到0状态，0=Q ，V 截止，继电器K 的触点断开，灯熄灭。这样实现了不同的地方能独立控制路灯的亮和灭。
V
图4.18 多路控制公共照明灯电路
4.4.2边沿D 触发器
1．逻辑功能
图4.19所示为边沿D 触发器的逻辑符号，D 为信号输入端，框内“>”表示动态输入，它表明用时钟脉冲CP 上升沿触发，只有在CP 上升沿到达时才有效。它的逻辑功能与同步D 触发器相同，它的特性方程为：
D Q
=+1
n
边沿 D 触发器的特点是：在0=CP 、下降沿、1=CP 期间，输入信号都不起作用，只有在CP 上升沿或下降沿时刻，触发器才会按其特性方程改变状态，因此边沿D 触
发器没有”空翻”的现象。
边沿D 触发器中设置有异步输入端D R 、D S ，用于将触发器直接置0或置1。 2．集成边沿D 触发器74LS74介绍
（a ）上升沿触发的边沿D 触发器 （b ）下降沿触发的边沿D 触发器
图4.19
边沿D 触发器的逻辑符号
如图4.20所示为TTL 集成边沿D 触发器的引脚排列图。
图4.20 74L74的引脚图
74LS74内部包含两个带有清零端D R 和预置端D S 的触发器，它们都是CP 上升沿触发器的边沿D 触发器，异步输入端D R 和D S 为低电平有效，其功能表如表4.9示，表中符号“↑”表示上升沿，“↓”表示下降沿。由表4.7可看出74LS74有如下功能：
（1）异步置0。当0=D R 、D S 时，触发器置0，01
n =+Q ，它与时钟脉冲CP 及D
端的输入信号没有关系。
表 4.9 集成边沿D 触发器74LS74的功能表
（2D D
（3）（3）置0。当1==D D S R ，如0=D ，则在CP 由0跳变到1时，触发器置0，01
n =+Q
。
（4）置1。当1==D D S R ，如1=D ，则在CP 由0跳变到1时，触发器置1，
11n =+Q 。
（5）保持。当1==D D S R ，在0=CP 时，这时不论D 端输入信号为0还是1，触发器都保持原来的状态不变。
【例4-2】图4.21所示为集成D 触发器74LS74的CP 、D 、D S 和D R 的输入波形，试画出它的输出端Q 的波形。设触发器的初始状态0Q =。
解:
CP
D
D S D
R Q
图4.21
2. 74LS74的应用实例
图4.22是利用74LS74构成的同步单脉冲发生电路。该电路借助CP 产生两个起始不一致的脉冲，再由一个“与非”门来选通，变组成一个同步单脉冲发生电路。图 4.22（b ）是电路的工作波形，从波形图可以看出，电路产生的单脉冲与CP 脉冲严格同步，且脉冲宽度等于CP 脉冲的一个周期，电路的正常工作不受开关S 的机械抖动产生的毛刺
Q
（a ）电路图 （b ）工作波形
图4.22 同步单脉冲发生电路
4.5不同触发器的转换
从逻辑功能来分，触发器共有四种类型：RS 、JK 、D 和T 触发器。在数字装置中往往需要各种类型的触发器，而市场上出售的触发器多为集成D 触发器和JK 触发器，没有其
它类型触发器，因此，这就要求我们必须掌握不同类型触发器之间的转换方法。 转换逻辑电路的方法，一般是先比较已有触发器和待求触发器的特征方程，然后利用逻辑代数的公式和定理实现两个特征方程之间的变换，进而画出转换后的逻辑电路。
4.5.1 JK 触发器转换成D 、T 触发器
JK 触发器的特征方程为:
n n 1n Q K Q J Q +=+ （4-5）
1.JK 触发器转换成D 触发器
D 触发器的特征方程为:
D Q =+1n (4-6) 对照公式(4-5)，对公式(4-6)变换得
n n n n 1n )(DQ Q D Q Q D D Q +=+==+ (4-7)
比较公式(4-5)和(4-7)，可见只要取D J =，n
Q K = ，就可以把JK 触发器转换成D 触发器。图4.23(a)是转换后，的D 触发器电路图。转换后，D 触发器的CP 触发脉冲与转
换前JK 触发器的CP 触发脉冲相同。
(a)D 触发器 (b)T 触发器 (c)T ′触发器
图4.23 JK 触发器转换成D 、T 和T ′触发器
2.JK 触发器转换成T 触发器
T 触发器的特征方程为： n n 1
n Q T Q T Q
+=+ （4-8）
比较公式(4-5)和(4-8)，可见只要取J ＝K ＝T ，就可以把JK 触发器转换成T 触发器。图4.23(b)是转换后的T 触发器电路图。
3.'T 触发器
如果T 触发器的输入端T ＝1，则称它为'
T 触发器，如图4.23(c)所示。'
T 触发器也称为一位计数器，在计数器中应用广泛。
4.5.2. D 触发器转换成JK 、T 和'
T 触发器
由于D 触发器只有一个信号输入端,且D Q
=+1
n ，因此，只要将其它类型触发器的
输入信号经过转换后变为D 信号，即可实现转换。
1.D 触发器转换成JK 触发器
令n
n
Q K Q J D += ，就可实现D 触发器转换成JK 触发器，如图4-24(a)所示。
2.D 触发器转换成T 触发器
令n n n Q T Q T Q
+==1
，就可以把D 触发器转换成T 触发器，如图4-24(b)所示。
3.D 触发器转换成'
T 触发器
直接将D 触发器的Q 端与D 端相连，就构成了'T 触发器，如图4-24(c)所示。D 触发器到'T
J
C K
（a ）JK 触发器
Q
（b ）T 触发器 (c)
'
T
触发器
图4-24 D 触发器转换成JK 、T 和T ’触发器
本章小结
（1）触发器是数字电路中及其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态，无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。
（2）触发器的逻辑功能可以用特征方程，状态表，卡诺图、状态图和波形图等方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑参数，在分析和设计时序逻辑电路时常用来判断电路状态转换的依据。
（3）各种不同逻辑功能触发器的特性方程为：
RS 触发器：n 1
n Q R S Q +=+，其约束条件为0=RS ；
JK 触发器：n 1
n Q K Q J Q n +=+
D 触发器：D Q
=+1
n
T 触发器：n 1
n Q T Q
⊕=+
'T 触发器：n Q Q =+1n 。
同一种功能的触发器，可以用不同的电路结构形式来表现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。
4.7本章习题
一、选择题
1．仅具有置“0”和置“1”功能的触发器是（ ）。
A.基本RS 触发器
B. 钟控RS 触发器
C. D 触发器
D.JK 触发器
2．具有保持和翻转功能的触发器是（ ）。 A.JK 触发器 B. T 触发器
C. D 触发器
D. 'T 触发器
3．触发器由门电路构成，但它不同门电路功能，主要特点是（ ）。
A. 具有翻转功能
B. 具有保持功能
C. 具有记忆功能
D. 以上都对
4．下降沿触发的边沿JK 触发器在时钟脉冲CP 下降沿到来前J=1,K=0，而在CP 下降沿到来后变为J=0,K=1，则触发器状态为（ ）。 A. 0状态 B. 1状态
C.状态不变
D.状态不确定
5．4个边沿JK 触发器组成的二进制计数器最多能计（ ）。 A. 0至7个数 B.0至15个数
C. 0至9个数
D. 0至16个数 二、填空题
1．两个“与非”门构成的基本RS 触发器具有 、 、 的功能。电路中不允许两个输入端同时为 ，否则将出现触发器不确定状态。
2．JK 触发器具有 、 、 和 、四种功能。欲使JK 触发器实现
1n n Q Q += 的功能，则输入端J 应接 ，K 应接 ，把JK 触发器 就
构成了T 触发器，T 触发器具有的逻辑功能是 和 。将T 触发器恒输入“1”就构成了'
T 触发器， 触发器具有 的功能。 3．JK 触发器的特性方程为 。
4．D 触发器具有 和 、的功能，其特性方程为 。如将输入端D 和输出Q 相连后，则D 触发器处于 状态。 三、综合题
1．在如图4.25所示的各电路中，设各触发器的初始状态均为0，试根据CP 的波形
对应画出15~Q Q 的波形。
Q
Q CP
图4.25
2．在如图4.26所示的各电路中，设各触发器的初始状态均为0，试根据CP 的波形对应画出15~Q Q 的波形。
图4.26
3．逻辑电路及CP 和A 、B 的波形如图4.27所示，设触发器的初始状态为0，试对应画出Q 的波形。
图4.27
4．逻辑电路及CP 和D 的波形如图4.28所示，设触发器的初始状态为0，试对应画出Q 和Y 的波形。
图4.28
4.8习题答案
一、选择题
1．C 2．B 3．C 4．B 5．B 二、填空题
1．置0、置1、保持，0
2．置0、置1、计数、保持，1、1，接在一起，计数、保持，计数 3．n n 1
n Q K Q J Q
+=+
'T 触发器：n Q Q =+1n
4．置1、置0，D Q
n =+1
，计数 三、综合题 1．n 11
n Q Q
=+ n Q Q 21
n 2
=+ n 31
n 3
Q Q =+ 11
n 4
=+Q 01
n 5
=+Q
1Q 2
Q 3
Q 4Q 5
Q CP
图4.29
2．11
n 1
=+Q n 21
n 2
Q Q =+ n 31
n 3
Q Q =+ 01
n 4
=+Q n
51
n 5
Q Q =+
CP
1
Q 2
Q 3Q 4Q 5
Q
图4.30
实验四 触发器实验
实验四触发器实验 一、实验目的 1、掌握基本RS触发器、D触发器、J-K触发器和T触发器的逻辑功能及触发方式。 2、熟悉现态和次态的概念及各触发器的次态方程。 二、实验设备及器件 1、实验电路板（实验箱) 1个 2、万用表 1块 3、示波器 1台 4、74LS74 双D触发器 1片 5、74LS112双J-K触发器 1片 三、实验内容与步骤 1、74LS74Ｄ触发器逻辑功能测试 1）74LS74双D触发器引脚如图4-1（a）所示。实验时按图4-1(b)接线：输入端Rd、Sd接逻辑开关，输出端Q、接电平指示器，CP端接单次脉冲。 (a)引脚图（b）接线示意图 图4-1 74LS74双D触发器引脚图和实验接线示意图 2）直接置位（Sd）端复位（Rd）端功能测试（即：基本RS触发器功能测试）。 利用开关按表4-1改变Rd、Sd的逻辑状态（D,CP状态随意），借助指示灯或万用表观测相应的、状态，将结果记入表4-1中。 Φ－任意状态
注：实验时注意观察Sd 和Rd同为低电平时，、的状态将同时为高电平，此时将Sd 和Rd同时扳向高电平，、的状态将为不定态。 3）Ｄ与CP端功能测试 从CP端输入单个脉冲,按表4-2改变开关状态。将测试结果记入表4-2中。 2、Ｊ－Ｋ （a）引脚图（b）接线示意图 图4-2 74LS112 双JK触发器引脚图和实验接线示意图 1)实验按图4-2（b）接线。 2）直接置位（Sd）复位（Rd）功能测试（同D触发器，可选作） 利用开关按表4-3改变 Sd 和的Rd 状态，J、K、CP可以为任意状态，借用指示灯和万用表观察输出状态并将结果记入表4-3中。 表4-3 注：实验时注意观察Sd 和Rd同为低电平时，、的状态将同时为高电平，此时将Sd 和Rd同时扳向高电平，、的状态将为不定态。
数字电路第四章答案
数字电路第四章答案 【篇一：数字电路答案第四章时序逻辑电路2】 p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。 根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。 习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。 解：主从jk触发器的 rd、且为低有效。只有当rd?sd?1 sd端为异步清零和复位端， 时，在cp下降沿的作用下，j、k决定输出q状态的变化。q端的波形如习题4.4图所示。 习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。 cp f cp 100ns 10ns q （a） f 30ns 10ns （b）（c） 习题4.5图 解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。rd?0时，经过10ns，状态q=0。根据上述对电路功能的分析，得到q和f的波形如 习题4.5图（c）所示。 习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。
cp j （a） q d （c） cp j （b） 习题图 解：分析习题4.6图（a）的电路连接：sd?1, k?0,rd?cp?q；分段分析习题 4.6图（b）所示cp及j端信号波形。 （1）cp=1时，设q端初态为0，则rd?1。j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变； （2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步 清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由 1变为0，在很短的时间里 rd又恢复到1； （4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp 下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3） 过程的分析相同，其波形如习题4.6图（c）所示。 结论：该电路可以实现1信号的检出功能。 习题4.7 习题4.7图（a）是用主从jk触发器构成的信号检测电路，用来检测cp高电平期间ui是否有输入脉冲，若cp、ui电压如习题4.7图（b）所示，试画出输出电压uo的波形。 cp ui （b） （a） q （c） ui cp uo 习题4.7图 解：分析习题4.7图（a）的电路连接：k?1,分析习题4.7图（b） 给定的信号波形。 j?ui,rd?cp?uo,uo?q；分段
计算机应用基础第四章习题及答案
第四章习题 4．1 基本RS触发器的逻辑符号和输入波形如图4—1所示。试画出Q，Q端的波形。 图4－1 4．2 由各种TTL逻辑门组成图4－2所示电路。分析图中各电路是否具有触发器的功能。 图4－2（a）图4－2（b） 图4－2（c）图4－2（d） 4．3 同步RS触发器的逻辑符号和输入波形如图4—3所示。设初始Q＝0。画出Q，Q端的波形。 图4－3 4．4 主从RS触发器输入信号的波形如图4－4所示。已知初始Q＝0，试画出Q端波形。 图4－4 4.5 主从JK触发器的输入波形如图4－5所示。设初始Q＝0，画出Q端的波形。 图4－5 4.6 主从JK触发器的输入波形如图4－6所示。试画出Q端的波形。 图4－6 4.7 主从JK触发器组成图4－7（a）所示电路。已知电路的输入波形如图4－7（b）所示。画出Q1～Q4端波形。设初始Q＝0。 图4－7（a） 图4－7（b） 4.8 下降沿触发的边沿JK触发器的输入波形如图4－8所示。试画出输出Q的波形。
图4－8 4.9 维持阻塞D 触发器的输入波形如图4－9所示。试画出Q 端波形。 图4－9 4.10 维持阻塞D 触发器组成的电路如图4－10（a ）所示，输入波形如图4－10（b ）所示。画出Q1、Q2的波形。 图4－10（a ） 图4－10（b ） 4.11 表题4－11所示为XY 触发器的功能表。试写出XY 触发器的特征方程，并画出其状态转换图。 4.12 如图4－12所示为XY 触发器的状态转换图。根据状态图写出它的特征方程，并画出其特性表。 图4－12 4.13 已知XY 触发器的特征方程n n n Q X Y Q X Y Q )()(1+++=+，试根据特征方程，画出其状态转换图和特性表。 XY=0 1 XY=0 XY=1 XY=1
第4章 触发器
第4章触发器 教学目标 ●熟悉基本触发器的组成和功能 ●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能 ●熟练掌握各种不同逻辑功能触发器之间的相互转换 数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。每个触发器能够记忆一位二进制数“0”或“1”。 4.1概述 触发器是一种典型的具有双稳态暂时存储功能的器件。在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。为此需要使用具有记忆功能的基本逻辑单元。能存储1位二进制的基本单元电路称为触发器。 4.2基本RS触发器 4.2.1电路组成 基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。 （a）逻辑图（b）逻辑符号（c）逻辑符号 图4.1 基本RS触发器
4.2.2 功能分析 触发器有两个稳定状态。n Q 为触发器的原状态（初态），即触发信号输入前的状态；1 n Q +为触发器的现态（次态），即触发信号输入后的状态。 其功能用状态表、特征 方程式、逻辑符号图以及状态转换图、波形图描述。 1. 状态表 如图4.1（a ）可知: Q S Q n ⋅=+1 ，n n Q R Q ⋅=+1 从表4.1中可知：该触发器有置“0”、置“1”功能。R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。 表4.1 状态表 2. 特性方程 根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q +=+1 （4-1） 1=+S R （约束条件）
第4章 集触发器学习指导
第四章 集成触发器 一、内容提要 能够存储一位二值信息的基本单元称为双稳态触发器，简称触发器。触发器是组成时序逻辑电路的基本单元。它的显著特点是具有记忆功能，一个触发器能记住1位二值信号（0或1），n 个触发器组合在一起就能记忆n 位二值信号。 （一）、触发器的特点 l 、它有两个能自行保持的稳定状态 触发器有两个输出端，分别记作Q 、Q ，其状态是互补的： Q ＝1，Q ＝0是一个稳定状态，称为1态；Q ＝0，Q ＝1是另一个稳定状态，称为 0态； 其他情况如Q ＝Q ＝0或Q ＝Q ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。 2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。 3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。 （二）、触发器的类型 1、按触发方式分，有电平触发方式、主从触发方式和边沿触发方式。 2、按逻辑功能分，有RS 触发器、JK 触发器、D 触发器和T 触发器。 （三）、各类触发器的状态方程 1、RS 触发器：?????=+=+约束条件） (01SR Q R S Q n n 2、n n n Q K Q J Q JK +=+1触发器： 3、D Q D n =+1触发器： 4、n n Q T Q T ⊕=+1触发器： 5、n n Q Q T =+1'触发器： 由于目前实际生产的集成时钟触发器只有D 型和JK 型两种，如果需要使用其它逻辑功 能的触发器，可以利用转换逻辑功能的方法，将D 或JK 触发器转换成所需功能的触发器发器。 二、重点难点 本章主要内容包括： （1）基本触发器的电路组成和工作原理。 （2）RS 触发器、JK 触发器、D 触发器、T 和T ’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。 重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
第四章 触发器
一、如图所示电路中，若CLK 、S 、R 的电压波形如图所示，试画出输出端Q 的电压波形。设触发器的初始状态为Q =0。 二、在主从结构SR 触发器各输入端的电压波形如图所示，试画出'Q Q 和端对应的电压波形。 设触发器的初始状态为0Q =。 O Q Q ' CLK 三、在脉冲触发JK 触发器中，已知J 、K 、CLK 端的电压波形如图所示，画出'Q Q 和端对应的电压波形。设触发器的初始状态为0Q =。
J O Q Q ' CLK 四、已知下图所示触发器的初始状态Q=0，画出输出端Q 的电压波形。 五、在脉冲触发JK 触发器中，已知J 、K 、CLK 端的电压波形如图五所示，画出Q 、Q '端对应的电压波形。设触发器的初始状态为Q =0。
J K O Q Q ' CLK 六、如图所示的脉冲JK 触发器电路中，CLK 和A 的电压波形如图所示，试画出Q 端对应的电压波形。设触发器的初始状态为Q=0。 A CLK Q CLK 七、已知CMOS 边沿触发方式JK 触发器各输入端的电压波形如图题五所示，试画出'Q Q 和端对应的电压波形。设触发器的初始状态为Q =0。
J O Q Q ' CLK 八、已知维持阻塞D 触发器组成的电路如下图所示，输入波形如图所示。（1）写出Q 端的表达式；（2）说明C 端输入信号的作用；（3）画出Y 的对应波形。 A B C Y 九、已知维持阻塞结构JK 触发器各输入端波形如图所示，试画出输出端Q 的电压波形。
十、维持阻塞D触发器接成如图所示电路，其中，输入电压波形如图所示，试画出输出端Q的电压波形。 的电压波形，其输入信号A、CLK 和R′D的电压波十一、试画出图所示电路输出端Q ２ 形如图所示
数字电子技术基础电子教案——第4章触发器
数字电子技术基础电子教案——第4章触发器 第4章触发器在数字系统中，除了广泛使用数字逻辑门部件输出信号。还常常需要记忆和保存这些数字二进制数码信息，这就要用到另一个数字逻辑部件：触发器。数字电路中，将能够存储一位二进制信息的逻辑电路称为触发器（flipflop）。它是构成时序逻辑电路的基本单元。 4.1触发器的电路结构及工作原理 4.1.1基本RS触发器基本RS触发器是构成各种功能触发器的最基本的单元，故称基本触发器。 1.电路结构和工作原理 (1)电路结构基本RS触发器是由两个与非门G、G交叉耦合构成的。其逻辑图和逻辑12符号如图 4.1所示。它与组合电路的根本区别在，电路中有反馈线。 (2)工作原理基本RS触发器特点如下。触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。在外加触发信号有效时，电路可以触发翻转，实现置0或置1。在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。还可以用或非门的输入、输出端交叉耦合连接构成置0、置1触发器。其逻辑图和逻辑符号如图4.2所示。综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、保持原状态3种功能，R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决触发器的结构。 4.1.2同步RS触发器在实际应用中，常需要用一个像时钟一样准确的
控制信号来控制同一电路中各个触发器的翻转时刻，这就要求再增加一个控制端。通常把控制端引入的信号称为时钟脉冲信号，简称为时钟信号，用CP（ClockPulse）表示。 1.同步RS触发器的电路结构和工作原理 (1)电路结构 (2)逻辑功能分析同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向，即转换为何种次态；CP控制状态转换的时刻，即何时发生转换。 2.触发器逻辑功能描述方法 (1)特性方程触发器次态Qn 1与输入状态R、S及现态Qn之间逻辑关系的最简逻辑表达式称为触发器的特性方程。 (2)驱动表所谓驱动是指已知某时刻触发器从现态Qn转换到次态Qn 1，应在输入端加上什么样的信号才能实现。驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。 (3)状态转换图状态转换图是描述触发器的状态转换关系及转换条件的图形，它表示出触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。它形象地表示了在CP控制下触发器状态转换的规律。同步RS触发器的状态转换图如图 4.7所示。 (4)时序波形图触发器的功能也可以用输入、输出波形图直观地表现出来。反映时钟脉冲CP、输入信号R、S及触发器状态Q对应关系的工
(完整版)第4章习题答案
思考题： 题4.1.1 按触发方式触发器可分为、和三类。 答：电平触发、主从触发、边沿触发。 题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。 答：0 题4.1.3 触发器有个稳定状态，它可记录位二进制码，存储8位二进制信息需要个触发器。 答：2、1、8。 题 4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端Q 为。然后改变两输入信号为0，输出原端Q和非端Q为。 答：0、不定（0，1或1，0） 题4.2.1 在图4.2.1（b）中将C1改为C2，当C2有效时，1S、1R和C2 。 答：无关。 题4.2.2 同步RS触发器和RS锁存器主要区别是。 答：触发信号。 题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要。答：4t pd。 题4.2.4 同步触发器的缺点是。 （A）抗干扰能力差（B）空翻现象（C）多次翻转（D）约束条件 答：A、B、C、D。 题4.2.5 同步D触发器和同步RS触发器相同之处是，不同之处是。 （A）空翻现象，约束条件（B）同步信号，空翻现象 （C）约束条件，空翻现象（D）时钟，同步信号 答：A 题4.3.1 具有约束条件的触发器有。 （A）主从RS触发器（B）由主从RS触发器组成D触发器 （C）主从JK触发器（D）由主从JK触发器组成D触发器 答：A 题4.3.2 具有一次翻转特性的触发器有。 （A）主从RS触发器（B）由主从RS触发器组成D触发器 （C）主从JK触发器（D）由主从JK触发器组成D触发器 答：Ｃ、D 题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。 （A）主从RS触发器的主触发器工作原理和同步RS触发器相同 （B）主从RS触发器的从触发器工作原理和同步RS触发器相同 （C）输入信号R不稳定 1
4章触发器复习题
触发器 一、选择题： 1、或非门构成的基本RS 触发器,输入S,R 的约束条件是( ) A.SR=0 B.SR=1 C.S+R=0 D.S+R=1 2、、一个T 触发器,在T=1时,加上时钟脉冲,则触发器( ) A. 翻转 B.置0 C.置1 D. 保持原状 3、以下单元电路中，具有“记忆”功能的单元电路是：( ) A . 触发器； B . 与非门； C .TTL 门电路； D.译码器； 4、电路如图所示，指出能实现n n Q A Q =+1电路是( b )，实现A Q n =+1⊙n Q 的电路是( c )，实现n n Q A Q +=+1 的电路是( a ) 5、若将D 触发器的D 端连在Q 端上，经100个脉冲作用后，它的次态Q(t+100)=0, 则现态Q(t)为（ ） A. Q(t)=0 B. Q(t)=1 C.与现态无关 6、.电路如图所示经CP 作用后，欲使n n Q Q =+1,则A 、B 输入为（ BC ） A .A=0 B =1 B.A =1 B =1 C .A =0 B =0 D .A =1 B =0 7、下列触发器中，没有约束条件的是（ ）。 A. 边沿D 触发器 B.主从RS 触发器 C.同步RS 触发器 D. 基本RS 触发器 8、在同步工作下,JK 触发器的现态Q n =0,要求Q n+1=1,则应使( ) A. J=1,K=X B.J=0,K=1 C. J=K=0 D.J=0,K=X 9、 在CP 作用下，欲使D 触发器具有n n Q Q =+1的功能，其D 端应接( ) A. Q B. 0 C. Q D. 1 & 1 A B
第4章 触发器
第四章触发器 ★主要内容 1．基本触发器 2．同步触发器 3．边沿触发器 4．时钟触发器的功能分类、功能表示方法及转换 5．触发器的电气特性 6．触发器的VHDL描述及其仿真 ★教学目的和要求 1、熟练掌握基本RS触发器的电路组成和逻辑功能分析（会列真值表和画波形图）； 2、掌握时钟脉冲控制的同步RS触发器的电路组成和逻辑功能（会列真值表、特性方程和画波形图）； 3、熟练掌握D.JK边沿触发器的的工作特点及逻辑功能；正确区分电平触发和边沿触发的概念。 4、时钟触发器的功能分类、功能表示方法及转换；了解触发器的电气特性。 5、理解触发器的VHDL描述例子，会利用MAX+PLUS Ⅱ软件对触发器功能进行仿真，能根据仿真结果波形清楚各个触发器的功能。 ★学时数：6学时 ★重难点 重点：各种触发器的逻辑功能和触发方式。 难点：边沿JK、D触发器的结构。
第四章 触发器 上一章学习了组合逻辑电路：（1）SSI 构成；（2）中规模部件构成。全加器、比较器、译码器、数据选择器、编码器。 组合电路和时序逻辑电路是数字电路的两大类，时序电路具有记忆功能，它的某一时刻输出信号，不仅取决于当时的输入信号，而且还与电路原来状态有关。 触发器是构成时序电路的基本单元，因此，在学习时序电路之前，必需先掌握触发器（了解电路结构，掌握其功能和触发方式、熟悉逻辑符号等），特别是D 触发器和JK 触发器。 概述： 1、触发器的基本要求：每个触发器都有两个互非的输出端 Q 和Q ，如SR 触发器。 ①触发器应有两个稳定的状态 “0”态：0=Q ，1=Q ；“1”态：1=Q ，0=Q 。 稳定：触发器在没有触发信号作用下，维持原来状态不变。 ②能够接收，保存和输出一位二进制信息“1”和“0”。 2、触发器的现态和次态 现态n Q —— 触发器接收输入信号之前的状态 次态1+n Q —— 触发器接收输入信号之后的状态。 3、触发器的分类： ① 基本触发器（没有时钟输入端）。 ② 时钟触发器（有时钟脉冲输入端，触发器按时钟节拍动作）。 a ．按功能分：SR 型、D 型、JK 型、T 型、T /型。 b ．按触发方式分：同步触发器、主从触发器、边沿触发器、维持阻塞触发器。 §4.1 基本触发器 一、用两个与非门组成的基本触发器。 如图为用二与非门交叉耦合构成的基本RS 触发器电路和逻辑符号。 功能分析：1、1=S ，1=R
实验四触发器及其应用
实验四触发器及其应用 实验四 实验四实验目的 1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2.熟悉各类触发器之间逻辑功能的相互转换方法。 3.了解触发器的应用。 实验四实验内容 1.测试基本RS触发器的逻辑功能★选做 2.测试双JK触发器74LS73 逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①② 将JK触发器加上门电路转化成D触发器。将D触发器加上连接，构成T’触发器。 5.触发器的应用，利用74175的D触发器构成下面电路。①竞赛抢答 电路①移位寄存器 实验四实验原理 触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制 信息存贮器件。在外加信号的作用下，触发器可以从一个稳定状态转变为 另一个稳定状态。RS触发器：图6—1所示电路为由两个“与非”门交叉 耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电 平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器 低电平的最基本单元。基本RS触发器也可以用两个“或非”门组成，它 是高电平高电平直接触发的触高电平发器。 011 100
011置1保持置零保持 实验四实验原理 JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。 保持 置1 置0 翻转翻转 异步清零 实验四实验原理 D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。 置1 置0
数字电子技术黄瑞祥第四章习题答案
4、《数字电子技术》黄瑞祥第 四章习题答案.d o c(总17页) --本页仅作为文档封面，使用时请直接删除即可-- --内页可以根据需求调整合适字体及大小--
习题四答案 画出图由或非门组成的基本RS 触发器输出端Q 、Q 的电压波形，输入端S 、R 的电压波形如图中所示。 图 解答：已知或非门构成的RS 触发器的特征方程如下： ⎩⎨⎧=+=+0 1RS Q R S Q n n 根据输入端S 、R 的波形图，得出输出端Q 、Q 的电压波形见图。 在图电路中，若CP 、S 、R 电压波形如图中所示，试画出Q 、Q 端与之对应的电压波形。假定触发器的初始状态为0=Q 。
图 解答：见图 图 一种特殊的RS触发器如图所示。 1）试列出状态转换真值表； 2）写出次态方程； 3） R与S是否需要约束条件？ 图 解答：1）
① CP=0时，SS=1,RR=1,期间n n Q Q =+1，状态保持。
② CP=1时，⎪⎩⎪⎨⎧ +=⋅ =⋅==R S R S RR S SS R RR 即在CP=1的情况下：若R=0，S=0。则RR=1，SS=1，有n n Q Q =+1，状态保持。 若R=0，S=1。则RR=1，SS=0，有11=+n Q 。 若R=1，S=0。则RR=0，SS=1，有01=+n Q 。 若R=1，S=1。则RR=0，SS=1，有01=+n Q 。 电路的状态转换真值表如下表所示： 2） 求次态方程：由上述状态转换真值表，不难得出次态方程： )(1S Q R CP Q CP Q n n n +⋅⋅+⋅=+ 3）R 与S 无需约束条件。 已知主从结构JK 触发器J 、K 和CP 的电压波形如图所示，试画出Q 、Q 端对 应的电压波形。设触发器的初始状态为0=Q 。
数字电子技术基础 数字电子技术题目第四章
数字电子技术基础数字电子技术题目第四章 第四章触发器一．填空题1.D触发器的特征方程为。 2.JK触发器的特征方程为。 3.触发器有两个稳定的状态，可用来存储数码和（只要电源不断电）。 4.触发器按其逻辑功能可分为、、、等四种类型。 5.触发器按其按触发方式可以分为： 、、。 6.触发器有个稳定状态，通常用端的输出状态来表示触发器的状态。 二．选择题1.要使JK触发器的输出Q从1变成0，它的输入信号J、K应为（）。 A.0、0 B.0、1 C.1、0 D.无法确定2.欲使JK触发器按 Q*=Q’工作，可使JK触发器的输入端（）。 A.B.J=Q,K=Q’C.J=Q’,K=Q’D.3.欲使JK触发器按Q*=Q 工作，可使JK触发器的输入端（）。 A.B.J=Q’,K=Q’C.J=Q’,K=QD.4.如图所示逻辑电路，当A=1时，CP脉冲来到后D触发器（）。 A．Q’B．置“0”C．置“1”D．Q5.在CP作用下，欲使D
触发器具有Q*=Q’的功能，其D端应接（） A．1B．0C．QD．Q’6.与非门构成的触发器的约束条件是（）A．B．C．D．7.要构成一个六进制计数器，至少需要（）个触发器A.3B.2C.6D.88.要构成一个五进制计数器，至少需要（）个触发器A.3B.2C.6D.89.以下各电路中属于时序逻辑电路的是（）。 A.编码器 B.计数器 C.数值比较器 D.译码器10.下列触发器的特性方程中有约束条件的触发器是（）。 A.JK触发器 B.SR触发器 C.D触发器 D.T触发器11.主从JK触发器是在CLK的（）进行状态翻转。 A.上升沿 B.下降沿 C.高电平 D.低电平12.特性方程为触发器为（）。 A.D触发器 B.T触发器 C.JK触发器 D.触发器13.下列不同结构的触发器中，可靠性最高的是（）。 A.SR锁存器 B.电平触发的触发器 C.脉冲触发的触发器 D.边沿触发的触发器14.触发器异步清零端的符号位（）。 A.B.C.D.15.触发器异步置数端的符号位（）。 A.B.C.D.16.一个触发器能存储（）位二进制数。 A.1 B.2 C.3 D.417.触发器是构成（）电路的基本单元。 A.组合逻辑 B.时序逻辑 C.加法器 D.译码器18.触发器的次态是指触发器的（）。
JK触发器教案
课堂教学教案
教学实践
1、 JK 触发器的功能最完备，有哪些功能？ 2、 它是怎样触发的？我们如何使用触发器呢? JK 触发方式分类 主从触发器和边沿触器两种， 它们的电路结构有区别， 但逻 辑功能是相同的。 说明：该触发器是 CP 下降沿（负脉冲）触发有效（有小圆圈）。 2、逻辑符号（能识别） A ）主从JK 触发器 B ）边沿JK 触发器 辑功能 一”测试 逻辑符号 1、电路结构（一般性了解） 了解JK 触发器的电 路结构 PPT 展示JK 触发器电路 识别记忆 JK 触发器电路 符号 （■）遂辑图 激发学习兴趣 问题引入 掌握JK 触发器的逻 学生进入题 库“基础练习
三、逻辑功能 1 •前提 设触发器始态为Q = 0 , R D S D 1（悬空）。 2、输入设置 输入相同： 当J = K=1 时，Q n 1 Q n ； 当J=K=0 时，Q n + 1 =Q n； 输入不同： 当J=1、K=0 时Q n + 1 =1 ； 当J=0、K=1 时，Q n 10。 3 •真值表 J K Q n 1逻辑功能 00Q n保持 11Q n翻转 010 置0 101 置1 4 .波形图: 掌握JK触发器的逻 辑功能 掌握T触发器的逻 辑功能 熟悉三步波形画法 口诀 学生进入题 库“提高练习 二”测试 学生练习波 形图画法 电路波形图 的练习
D 型触发器是JK 触发器在J K 条件下的特殊情况 电路。在时钟脉冲作用后，触发器状态与 D 端状态相同，即 Q n 1 D D 型触发器真值表如下： D Q n 1 边沿触发器：触发器状态只取决于 CP 上升（或下降）沿时 分析、讨论两 者的关系 刻的输入信号状态（例如：J 端或K 端电平）的触发器。 CP ―rLTLrLTLrLn — _____________ I _____ I ____________ •」I 」I I K ~~~fl —L TL i . i i 三步口诀：i 画箭头和虚线; 2写输入1和0 ； 3由上左定下右。 四、JK 触发器的变形（D 触发器） 1、输入端改变 在JK 触发器的K 端，串接一个非门，再接到 J 端，引出 个控制端D ，就组成D 触发器。 何逻笹图 2 .逻辑功能改变 掌握D 触发器的逻 辑功能 熟悉集成芯片型号 及功能，了解其外引 脚 观察JK 、T 、 D 触发器逻 辑符号的区 别 学生认知芯 片实物
数字电路与系统 第五章 触发器(第4-6节)课堂笔记及练习题
数字电路与系统 第五章 触发器（第4-6节）课堂笔记及练习题 主 题： 第五章 触发器（第4-6节） 学习时间： 2016年5月23日—5月29日 内 容： 一、本周知识点及重难点分布 表9-1 本周知识点要求掌握程度一览表 序号 学习知识点 要求掌握程度 本周难点 了解 熟悉 理解 掌握 1 TTL 边沿触发器 ★ ☆ CMOS 触发器 ★ 2 触发器的转换 ★ 3 触发器的典型应用 ★ 二、知识点详解 【知识点1】边沿触发器 为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。 如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D 触发器为例讲解。 ☆1、TTL 边沿触发器--维持阻塞D 触发器 （1）维持阻塞结构D 触发器 D 触发器只有一个触发输入端D ，因此，逻辑关系非常简单 表9-2 D 触发器的功能表 D 触发器的特性方程为：1n Q D +=
表9-3 D 触发器的驱动表 图9-1 D 触发器的状态转换图 （2）维持—阻塞边沿D 触发器的结构及工作原理 1）同步D 触发器： 该电路满足D 触发器的逻辑功能，但有时钟触发器的空翻现象。 2）维持—阻塞边沿D 触发器 为了克服空翻，并具有边沿触发器的特性，在原电路的基础上引入三根反馈线L1、L2、L3 （3）边沿触发器——维持阻塞D 触发器 1）电路结构和逻辑符号 G1、G2构成了基本RS 触发器；G3、G4、G5、G6构成了D 信号的输入通道。 & & Q Q D 1 G 2 G & &3 G 4 G CP & &5 G 6 G 3 Q 4 Q 5 Q 6 Q （a ）逻辑图 （b ）逻辑符号 图9-2 维持阻塞D 触发器 2）工作原理分析 当CP=0时，①触发器维持原状态不变。 ②输入信号D 经门G6取反后到达门G4的输入端，再经门G5 取反后到达门G3的输入端，等待送入。 若D=0，CP=1时，则Qn+1=D=0，并立即封锁输入通路。 若D=1，CP=1时，则Qn+1=D=1，并立即封锁输入通路。 结论：①维持阻塞D 触发器只有在CP 脉冲的上升沿时刻接收输入信号； ②不同的触发方式是采用不同的触发器结构来实现的。 （4）维持—阻塞边沿触发器特点 优点：边沿控制,CP 上升沿触发,在CP=1期间有维持阻塞作用存在。 触发器状态改变被控制在某一时刻。CP 脉冲上升沿（或下降沿）前，触发器接收信号，上升沿（或下降沿）时刻触发器按照相应的逻辑功能和输入信号进行状态翻转，之后，保持新状态不变。 缺点：在某些情况下使用起来不如JK 触发器方便。 ☆2、TTL 边沿触发器--负边沿触发的JK 触发器 D=0 1 D=0 D=1 D=1
数字电子技术基础(第四版)课后习题答案-第四章
第4章触发器 [题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。 图P4.1 [解]见图A4.1 图A4.1 [题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。 图P4.2 [解]见图A4.2 [题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出 逻辑函数式。 图P4.3 [解]：图P4.3所示电路的真值表
S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 1 1 0* 由真值表得逻辑函数式 01=+=+SR Q R S Q n n [题4.4] 图P4.4所示为一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。 图P4.4 [解] 见图A4.4 图A4.4 [题4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。假定触发器的初始状态为Q =0。 图
P4.5 [解]见图A4.5 图A4.5 [题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信 号作用下Q和Q端的电压波形。己知CP信号的宽度t w = 4 t Pd 。t Pd为门电路的平均传输延 迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。 图P4.6 图A4.6
第四章T-SQL语言、存储过程触发器例题
第四章T-SQL语言部分例题 【例4-13】创建一个只有一个主数据文件SchoolTest（不指定该文件的大小）的数据库。 CREATE DATABASE SchoolTest ON (NAME=SchoolTest_Data, FILENAME='D:\SchoolTest_Data.MDF') 【例4-14】建立学生表T_StudentTest。 CREATE TABLE T_StudentTest ( StudentCode CHAR(8) NOT NULL UNIQUE, /*唯一性约束，不许取空值*/ StudentName V ARCHAR(16) NOT NULL, Sex CHAR(2) NOT NULL, LiveInDorm BIT DEFAULT 1, /*默认值为1*/ Constraint StudentPK Primary Key(StudentCode) /* StudentCode为主键约束*/ ) 【例4-15】建立成绩表T_GradeTest。 CREATE TABLE T_GradeTest( StudentCode CHAR(8) NOT NULL , /*不许取空值*/ Grade REAL DEFAULT 0 , /*默认值为0*/ Constraint GradeCK Check(Grade>=0 AND Grade<=100)/*检查约束0>= Grade<=100*/ ) 【例4-16】删除T_GradeTest表 DROP TABLE T_GradeTest 【例4-17】在T_Student表的姓名（StudentName）字段上建立升序索引。 CREATE INDEX NameIndex on T_Student (StudentName) 【例4-18】在T_Student表的学号（StudentCode）字段上建立唯一降序索引。 CREATE UNIQUE INDEX StudentCodeIndex on T_Student (StudentCode DESC) 【例4-19】删除T_Student表中索引名称分别为NameIndex和StudentCodeIndex的两个索引。 DROP INDEX T_Student.ManyIndex, T_Student.StudentCodeIndex 【例4-20】使用SELECT语句查询T_Student表中的学生姓名（StudentName）和性别（Sex）。 SELECT StudentName, Sex FROM T_Student 【例4-21】使用SELECT语句查询T_Student表中所有字段的值。 SELECT * FROM T_Student 【例4-22】显示T_Class表中班级代号（ClassCode）字段的值，并将字段名ClassCode 改为Class Number（注意，字段别名[Class Number]含有空格，所以用方括号括起来）。 SELECT ClassCode AS [Class Number] FROM T_Class 【例4-23】查询T_Course表中的前3条记录。 SELECT TOP 3 *