4章-1.MOS反相器
MOS反相器
VDS ron = i DS
MOS反相器 反相器
2. MOS反相器 反相器
反相器是最基本的逻辑单元. 管构成反相器有四种类型: 反相器是最基本的逻辑单元.MOS管构成反相器有四种类型: 管构成反相器有四种类型 电阻负载MOS电路 ①电阻负载 电路 输入器件——增强型MOS管 ——增强型 输入器件——增强型 管 PEMOS导通电压小于零 导通电压小于零 负载—— ——电阻 负载——电阻 该电路在集成电路中很少用,在分离元件电路中常用. 该电路在集成电路中很少用,在分离元件电路中常用. PDMOS导通电压大于零 导通电压大于零 反相器: ②E/E MOS反相器:(Enhancement/Enhancement MOS) 反相器 / ) 输入器件——增强型 器件——增强型MOS管 输入器件——增强型 管 NEMOS导通电压大于零 导通电压大于零 负载——增强型MOS管 ——增强型 负载——增强型 管 反相器: ③E/D MOS反相器:(Enhancement/Depletion MOS) 反相器 /Depletion ) NDMOS导通电压小于零 导通电压小于零 输入器件——增强型 器件——增强型MOS管 输入器件——增强型 管 负载——耗尽型MOS管 ——耗尽型 负载——耗尽型 管 ④CMOS反相器(Complementary MOS) 反相器( ) 反相器 E/E MOS和E/D MOS均采用同一沟道的 均采用同一沟道的MOS管; 和 均采用同一沟道的 管 CMOS则采用不同沟道的 则采用不同沟道的MOS管构成反相器. 管构成反相器. 则采用不同沟道的 管构成反相器 输入器件——增强型 器件——增强型PMOS或增强型 或增强型NMOS 输入器件——增强型 或增强型 负载——增强型NMOS或增强型 负载——增强型 或增强型PMOS ——增强型 或增强型
《mos反相器》课件
阈值电压的稳定性对反相器的性能影响较大，稳定性越高，反相器的性能越稳定。
驱动能力
驱动能力：指MOS反相器能够驱动的 最大负载电流。
驱动能力越强，表示反相器的负载能 力越强，能够驱动更多的电路元件。
驱动能力的大小决定了反相器在电路 中的负载能力，即能够驱动多少电流 。
金属-氧化物-半导体结构
由金属、氧化物和半导体材料组成，是MOS反相器的基本组成部 分。
半导体表面势垒
在半导体表面形成的势垒，控制着电流的流动。
电压控制特性
通过施加电压，可以控制半导体表面势垒的高低，从而控制电流的 流动。
MOS反相器的电压控制特性
正向偏置和反向偏置
线性区和饱和区
在MOS反相器中，输入和输出信号通 过电压的形式进行传输，正向偏置和 反向偏置是两种常见的电压状态。
02
它利用电压来控制半导体表面的 载流子分布，从而实现信号的放 大、开关和逻辑运算等功能。
MOS反相器的应用
在数字电路中，MOS反相器常被用 作逻辑门的基本单元，实现逻辑运算 和信号的逻辑处理。
在模拟电路中，MOS反相器可以用于 信号放大、开关和滤波等应用。
MOS反相器的基本结构
01
02
03
04
MOS反相器由输入级、中间 级和输出级三部分组成。
输入级通常是一个增强型或耗 尽型场效应管，用于接收输入 信号并控制中间级的电流。
中间级通常是一个共源放大器 ，用于放大输入信号并传递给
输出级。
输出级通常是一个推挽放大器 ，用于输出放大的信号并驱动
负载。
02
MOS反相器的工作原理
CMOS反相器的功耗主要取决于动...
第3章集成门电路内容提要（1）晶体管开关特性及TTL逻辑门的基本工作原理。
（2）MOS管开关特性及CMOS逻辑门的基本工作原理。
（3）ECL、I 2L、BiCMOS门电路的工作原理。
（4）各类门电路的外部电气特性：电压传输特性、输入输出特性、抗干扰特性、电源特性等。
（5）门电路的标准推拉输出、开路输出、三态输出的特点及用途。
（6）各类门电路性能比较。
教学基本要求（1）掌握晶体管、MOS管开关特性。
（2）掌握TTL和CMOS门的逻辑功能、外部特性、主要参数和正确使用方法。
（3）掌握门电路标准推拉输出、开路输出、三态输出的特点和应用。
（4）理解TTL和CMOS门电路的工作原理。
（5）了解ECL、I 2L、BiCMOS门电路的基本原理。
重点与难点本章重点：（1）晶体管、MOS管开关特性。
（2）门电路的外部电气特性和正确使用方法。
（3）门电路开路输出、三态输出的特点和应用。
本章难点：门电路的电路结构和参数计算。
主要教学内容3.1 晶体管开关特性3.1.1 晶体二极管开关特性3.1.2 晶体二极管开关特性3.2 TTL集成逻辑门3.2.1 TTL集成逻辑门基本工作原理3.2.2 TTL集成逻辑门3.2.3 OC门和三态门3.2.4 TTL电路的改进系列3.2.5 ECL和I2L3.3 MOS逻辑门3.3.1 MOS器件输出特性和阈值电压3.3.2 MOS反相器和逻辑门3.4 CMOS电路3.4.1 CMOS反相器3.4.2 COMS传输门3.4.3 OD门和三态门3.4.4 BiCMOS电路3.4.5 CMOS逻辑门电路技术参数3.4.6 CMOS电路的正确使用3.1晶体管开关特性3.1.1 晶体二极管开关特性双极型TTL逻辑门电路是以晶体二极管和三极管作为开关器件，影响它们开关速度的主要因素是器件内部的电荷存储和消散时间。
1. 晶体二极管稳态工作状态晶体二极管开关电路如图3–1–1所示。
当v I＞V th时，二极管导通，流过二极管的电流和输出电压为图3–1–1 二极管开关电路其中，V th为二极管正向开启电压，又称阈值电压。
MOS反相器的分类及构成
2.5 2
X 10-4
VGS = 2.5V
ID (A)
1.5 1 0.5 0 0 0.5 1 1.5
VGS = 2.0V VGS = 1.5V VGS = 1.0V
2
2.5
VDS (V)
NMOS transistor, 0.25um, Ld = 0.25um, W/L = 1.5, VDD = 2.5V, VT = 0.4V
Vo Vi Vtn (Vi Vtn )
2
Kp Kn
V V
i
tp
Vdd
2
Vdd+Vtp<Vi≤Vdd时：N管线性，P管截止，则Vo=0 。
CMOS反相器的电路构成，是由一个增强型 n沟MOS管作为输入管和由一个增强型p沟MOS管 作为负载管，且两栅极短接作为输入端，两漏极 短接作为输出端，N管源极接地，P管源极接电源 电压VDD，这就构成了两管功能上的互补。
一、CMOS反相器的工作原理
Vi为VOL时，MN截止，MP非饱和 -Kp [2(VOL- VDD -VTP) (VOH-VDD ) – (VOH-VDD ) 2] = 0 VOH = VDD Vi为VOH时，MN非饱和，MP截止 Kn[2(VOH-VTN)VOL-VOL2] =0 VOL=0 无比电路
7.3 CMOS反相器
所谓CMOS (Complementary MOS)，是在 集成电路设计中，同时采用两种MOS器件： NMOS和PMOS。CMOS电路及其技术已成为当 今集成电路，尤其是大规模电路、超大规模集成 电路的主流技术。CMOS结构的主要优点是电路 的静态功耗非常小，电路结构简单、规则，使得 它可以用于大规模集成电路、超大规模集成电路
CMOS反相器
B
18
N阱形成的主要步骤是：
1、外延层；2、原氧化生长；3、第一层掩膜（N阱注 入）；4、N阱注入（高能）；5、退火，如下图。外延层 与衬底有完全相同的晶格结构，只是纯度更高晶格缺陷更 少。氧化层的主要 作用是：1、保护表面的外延层免受沾 污；2、阻止在注入过程中对硅片过度损伤；3、作为氧化 屏蔽层，有助于控制注入过程中杂质的注入深度。光刻胶 图形覆盖了硅片上的特定区域，将起保护起来免于离子注 入。离子注入机离化杂质原子，使其加速获得高能，选出 最恰当的元素注入，并聚焦离子成为极窄的一束，最后扫 描使硅片不受光刻胶保护的区域得到均匀掺杂。杂质离子 穿透硅的晶格结构，对其共价原子结构造成损伤，这种损 伤在以后的扩散以及退火步骤中得到修复。
源/漏（S/D）注入工艺
为了完成倒掺杂技术，用中等剂量的掺杂稍稍超过LDD的结
深，但是比最初的双阱掺杂的结深浅，上一步形成的侧墙阻止
了注入杂质侵入狭窄的沟道。N+S/D注入的主要步骤是：1、第
七层掩膜（N+S/D注入）；2、 N+S/D注入（中等能量）P+S/D
注入的步骤：1、第八层（ P+S/D 注入）；2、 P+S/D（中等能
B
SUM
≥1
COUT
B
13
---用RTL描述的一位半加器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY HADDER IS
PORT (A,B:IN STD_LOGIC;
SO,CO:OUT STD_LOGIC);
END ENTITY HADDER;
ARCHITECTURE FH1 OF HADDER IS
反相器电路
MOS管的转移特性
• 下图给出NMOS和 PMOS管在恒流区的转 移特性，其中UTHN 和 UTHP为开启电压（阀值 电压），在半导体物 理中UTHN的定义为界面 反型层的电子浓度等 于P型衬底的多子浓度 时的栅极电压
MOS管的电流方程
• NMOS管在截止区，线 性区，恒流区的电路 方程如下所示
(5)EF段:随着UI进一步增大，当满足 UDD+UTHP≤Ui≤UDD时 P管截止，IDP=0，N管维持非饱和导通而招致UO=0。 有传输特性可见，在UTHN<Ui<UDD+UTHP之间，双管同时导 通反相器消耗直流功率。
噪声容限
CMOS反相器的噪声容限 所谓噪声容限，是指在噪声干扰下，逻辑关系发生偏离的 最大允许值，如下图，若输入信号中混入了干扰，当此干 扰大过反相器电压阀值时，则是原本是高电平的输入信号 翻转为低电平，则是原本是低电平的输入信号翻转为高电 平。 噪声容限有多种定义方法其中一种是以阀值电压UiT为界，则 低端的噪声容限为UNL，高端的噪声容限为UNH。
• •
PD1=CL/TC
UOL
UOH
(Uo UDD )d (Uo UDD )
UOL
UOH
(Uo)dUo CLfcUDD UDD
在UI变化的过程中管子的动态功耗 和CL,fc,UDD三者有关，CL越大，充放 电速度越慢，iD存在的时间越长， 功耗越大频率fc越高，功耗也越大 ，UDD越高，功耗也越大而且与UDD 平方成正比故降低电源电压对降低 功耗设计非常重要。
CMOS反相器的优点
• (b)(c)所示电路，两导管存在分压问题，故其称之为有比电 路，(d)电路不像它们因此不存在分压问题，因此CMOS反 相器是“无比电路”。
《半导体集成电路》考试题目及参考答案(DOC)
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
西电微电子专业课(半导体物理、器件物理与集成电路)参考提纲
“半导体物理、器件物理与集成电路”(801)复习提纲一、总体要求“半导体物理、器件物理与集成电路”（801）由半导体物理、半导体器件物理和数字集成电路三部分组成，半导体物理占60%（90分）、器件物理占20%（30分）、集成电路各占20%（30分）。
“半导体物理”要求学生熟练掌握半导体的相关基础理论，了解半导体性质以及受外界因素的影响及其变化规律。
重点掌握半导体中的电子状态和带、半导体中的杂质和缺陷能级、半导体中载流子的统计分布、半导体的导电性、半导体中的非平衡载流子等相关知识、基本概念及相关理论，掌握半导体中载流子浓度计算、电阻(导)率计算以及运用连续性方程解决载流子浓度随时间或位置的变化及其分布规律等。
“器件物理”要求学生掌握MOSFET器件物理的基本理论和基本的分析方法，使学生具备基本的器件分析、求解、应用能力。
要求掌握MOS基本结构和电容电压特性；MESFET器件的基本工作原理；MOSFET器件的频率特性；MOSFET器件中的非理想效应；MOSFET器件按比例缩小理论；阈值电压的影响因素；MOSFET的击穿特性；掌握器件特性的基本分析方法。
“数字集成电路”要求考生应深入理解数字集成电路的相关基础理论，掌握数字集成电路电路、系统及其设计方法。
重点掌握数字集成电路设计的质量评价、相关参量；能够设计并定量分析数字集成电路的核心——反相器的完整性、性能和能量指标；掌握CMOS组合逻辑门的设计、优化和评价指标；掌握基本时序逻辑电路的设计、优化、不同形式时序器件各自的特点，时钟的设计策略和影响因素；定性了解MOS器件；掌握并能够量化芯片内部互连线参数。
“半导体物理、器件物理与集成电路”（801）研究生入学考试是所学知识的总结性考试，考试水平应达到或超过本科专业相应的课程要求水平。
二、各部分复习要点●“半导体物理”部分各章复习要点（一）半导体中的电子状态1.复习内容半导体晶体结构与化学键性质，半导体中电子状态与能带，电子的运动与有效质量，空穴，回旋共振，元素半导体和典型化合物半导体的能带结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
最小允许 电压 VOH VIH VOL
噪声
噪声
2014-11-13
噪声容限（Noise Margin）
噪声容限的定义
噪声容限的定义
数字电路的可恢复逻辑特性
Transit Performance
直流特性和瞬态特性比较
• 直流特性有助于我们理解反相器中器件的 工作状态和电路的噪声特性 • 瞬态特性，即输入信号随着时间变化过程 中，输出信号的变化情况 • 瞬态特性决定着电路的速度
半导体集成电路
什么是反相器？
OUTPUT INPUT
INPUT OUTPUT
OUTPUT 1 0
0 1
INPUT 3.3V 3.3V 电流 输出= 3.3v 输入=0v 输入=3.3v 输出= 0v
2014-11-13
CMOS反相器
VDD
由PMOS和NMOS 所组成的互补型电路叫做
PMOS In Out
M2源极电 压不断变化
直流传输特性
2、电阻负载NMOS反相器
一个多晶硅 电阻做负载
Kr VDD RL K1
2、电阻负载NMOS反相器
本章结束
Hale Waihona Puke 求解过程：下降时间—NMOS（类似PMOS的）
• 解题思路： -1.上升/下降时间公式和阈值电压； -2.上升/下降时间常数； -3.PMOS/NMOS的K因子； -4.PMOS/NMOS的宽长比； -5.其他
CMOS和NMOS反相器结构比较
输出低电平时，存在导通电流， 故静态功耗较大。
1、饱和负载NMOS反相器
• 输入信号变化50％到输出信号变化50％的时间
传输延迟：非阶跃输入近似
CMOS反相器的负载电容
电路的最高工作频率
环形振荡器及其频率
用环形振荡器测量传输延迟时间：
环形振荡器及其频率
CMOS反相器的设计
• 反相器的噪声容限
• 反相器的噪声容限
• 反相器的速度
• 反相器的面积
• 反相器的功耗
• 反相器的设计——综合
• 对反相器的设计，就是在给定的工艺条件 下，对反相器的噪声容限、速度、面积等 因素综合考虑后，得到Wp和Wn。 • 对称反相器具有最大的噪声容限和相等的 上升和下降延迟，因此，在没有具体设计 要求情况下是相对优化的设计。
反相器设计例题：
采用0.6μm工艺
求解过程：上升时间--PMOS
CMOS
C：complementary
NMOS
典型CMOS版图
VDD
PMOS In Out NMOS
CMOS反相器的基本特性
反相器中MOS的工作区域
电压传输特性VCT
VCT详解：
VCT详解：
VCT详解：
器件参数对直流特性的影响
直流转移特性
反相器的直流噪声容限
VOH
VOL
最大允许 电压 VIL
上升时间和下降时间的定义
n
分析上升时间的等效电路
推导CMOS反相器的上升时间
上升过程充电电流的变化
分析下降时间的等效电路
反相器的传输延迟时间
• 电路的工作速度取决于传输延迟时间 • 定义：输入信号变化50％到输出信号变化50％ 的时间 • 根据输出信号情况，分为上升延迟和下降延迟 时间
传输延迟时间：阶跃输入