芯片的电平 电路基础知识
zynq引脚默认电平状态
zynq引脚默认电平状态1.引言1.1 概述概述在进行电子设计和开发时，了解和理解硬件设备的引脚默认电平状态是至关重要的。
引脚默认电平状态指的是在硬件设备上电或者复位后，引脚所处的状态。
对于Zynq这样的器件来说，它的引脚默认电平状态具有一些特殊的特点和重要性。
本文将探讨引脚默认电平状态的定义以及Zynq引脚默认电平状态的特点，并分析其对设计和开发的影响。
通过深入了解引脚默认电平状态，我们可以更好地应用Zynq芯片并确保系统的可靠性和稳定性。
在接下来的篇章中，我们将逐步展开对这一主题的讨论。
文章结构部分简要介绍了整篇文章的组织结构和内容安排。
在介绍文章结构时，可以提及每个章节的主要内容和目标。
以下是文章结构部分的一种可能的内容：1.2 文章结构本文将围绕"zynq引脚默认电平状态"展开详细讨论，主要分为以下几个部分：1. 引言1.1 概述：简要介绍了zynq引脚默认电平状态的背景和重要性。
1.2 文章结构：介绍了本文的组织结构和各章节的主要内容。
1.3 目的：阐述了撰写本文的目标和意义。
2. 正文2.1 引脚默认电平状态的定义：详细阐述了引脚默认电平状态的概念和定义，包括其在数字电子系统中的角色和功能。
2.2 Zynq引脚默认电平状态的特点：探讨了Zynq芯片引脚默认电平状态的特点和特性，包括电平状态的设置方式和默认状态的影响。
3. 结论3.1 总结引脚默认电平状态的重要性：对引脚默认电平状态的重要性进行总结和归纳，强调其在电路设计和开发中的关键作用。
3.2 对设计和开发的影响：深入探讨了引脚默认电平状态对电路设计和开发过程的影响，包括可能出现的问题和解决方案。
通过以上结构的安排，读者可以清晰地了解到本文的主要内容和章节安排，从而更好地理解和掌握zynq引脚默认电平状态相关的知识。
1.3 目的本文的主要目的是探讨Zynq引脚默认电平状态的含义、特点以及对设计和开发的影响。
我们将介绍引脚默认电平状态的定义，以及解释Zynq 芯片引脚默认电平状态的特点。
高速电平转换芯片
高速电平转换芯片高速电平转换芯片是一种常用于电子设备中的集成电路，用于将高速信号从一种电平转换为另一种电平。
它在现代电子技术中具有重要的作用，可以实现不同电平之间的有效通信和数据传输。
让我们了解一下什么是高速电平转换。
在电子设备中，不同的电路模块可能使用不同的电平来表示逻辑状态，例如高电平表示逻辑1，低电平表示逻辑0。
然而，当不同模块之间需要进行通信时，可能会出现电平不匹配的情况。
这时就需要使用高速电平转换芯片来进行信号的转换。
高速电平转换芯片通常由多个逻辑门电路组成，其中包括与门、非门、或门等。
这些逻辑门可以根据输入信号的电平状态来产生相应的输出信号。
通过适当的组合和连接，高速电平转换芯片可以将输入信号的电平转换为所需的输出电平，从而实现不同电平之间的转换。
高速电平转换芯片在电子设备中起着至关重要的作用。
它可以用于各种应用，例如通信系统、计算机网络、数字电路等。
在通信系统中，高速电平转换芯片可以将数字信号转换为模拟信号，从而实现信号的传输和接收。
在计算机网络中，它可以将数据从一种格式转换为另一种格式，以实现不同设备之间的互联和数据交换。
在数字电路中，它可以将不同电路模块之间的电平进行转换，以确保它们之间的正常通信和协作。
高速电平转换芯片的设计和制造需要考虑多个因素。
首先，它需要具有高速传输和处理信号的能力，以确保数据的准确和及时传输。
其次，它需要具有低功耗和高可靠性的特点，以满足长期稳定运行的要求。
此外，高速电平转换芯片还需要兼容不同的接口标准和通信协议，以便与其他设备进行连接和通信。
在实际应用中，高速电平转换芯片的性能和功能往往会受到多种因素的影响。
例如，电源电压的稳定性、环境温度的变化、信号干扰等都可能对其性能产生影响。
因此，在设计和使用高速电平转换芯片时，需要综合考虑这些因素，并采取适当的措施来提高其性能和可靠性。
高速电平转换芯片是一种重要的电子器件，它可以实现不同电平之间的转换和通信。
asic与fpga芯片电平标准
asic与fpga芯片电平标准ASIC和FPGA芯片是常见的数字电路设计和实现解决方案。
它们的设计和制造都需要定义和统一的电平标准，以保证它们的互操作性和可靠性。
下面我们将深入探讨ASIC和FPGA芯片的电平标准。
ASIC芯片的电平标准一般是由芯片制造商或业内相关组织定义的。
ASIC芯片一般采用的是标准的CMOS工艺，因此它们的电平标准也可以采用CMOS的电平标准。
在CMOS电路中，逻辑0和逻辑1分别对应着电平低和电平高。
通常逻辑0的电平标准是接近于0V的电压，而逻辑1的电平标准则是接近于芯片供电电压的电压。
以3.3V的供电电压为例，逻辑1的电平标准一般为2.5V（高电平）。
FPGA芯片的电平标准不同于ASIC芯片，因为FPGA芯片的每一项电路功能都可以通过程序来定制，因此需要更加灵活的电平标准。
通常FPGA芯片采用的是LVCMOS（Low Voltage CMOS）电平标准。
LVCMOS 电平标准的特点是能够支持多个不同的电压标准，包括3.3V、2.5V、1.8V、1.5V等等。
此外，LVCMOS电平标准还提供了不同的速度等级，以满足不同应用场景的需求。
在实际的应用中，ASIC和FPGA芯片的电平标准需要被统一协调，以保证它们之间的兼容性和可靠性。
通常这个问题通过引入中间转接电路来解决。
比如在ASIC芯片和FPGA芯片之间，可以加入一个外部的FPGA芯片作为中间转接电路，以转换电平标准并实现信号的适配。
总之，ASIC和FPGA芯片的电平标准是它们设计和实现中非常重要的一部分。
其定义和统一是保证芯片互操作性和可靠性的重要手段。
芯片设计师和制造商需要严格按照定义的电平标准进行设计和实现，以保证芯片的正确运行和稳定性。
电路基础知识Vss,_VDD,_VEE,_Vcc_的区别
1.电路基础知识1.1 Vss, VDD, VEE, Vcc 的区别说法一：VCC、VDD、VEE、VSS是指芯片、分解电路的电源集结点，具体接电源的极性需视器件材料而定。
VCC一般是指直接连接到集成或分解电路内部的三极管C极，VEE是指连接到集成或分解电路内部三极管的E极。
同样，VDD、VSS就是指连接到集成内部、分解电路的场效应管的D和S极。
例如是采用P沟E/DMOS工艺制成的集成，那么它的VDD就应接电源的负，而VSS应接正电源。
它们是这样得名的：VCC表示连接到三极管集电极（C）的电源。
VEE表示连接到三极管发射极（E）的电源。
VDD表示连接到场效应管的漏极（D）的电源。
VSS表示连接到场效应管的源极（S）的电源。
通常VCC和VDD为电源正，而VEE和VSS为电源负或者地。
说法二：VDD,VCC,VSS,VEE,VPP区别VDD:电源电压（单极器件）；电源电压（4000系列数字电路）；漏极电压（场效应管）VCC：电源电压（双极器件）；电源电压（74系列数字电路）；声控载波（Voice Controlled Carrier)VSS:地或电源负极VEE：负电压供电；场效应管的源极（S）VPP：编程/擦除电压。
详解：在电子电路中，VCC是电路的供电电压, VDD是芯片的工作电压：VCC：C=circuit 表示电路的意思, 即接入电路的电压，D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd !VSS：S=series 表示公共连接的意思，也就是负极。
有些IC 同时有VCC和VDD，这种器件带有电压转换功能。
在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚，这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS，这显然是电路符号。
1.2 TTL电平与CMOS电平的区别1，TTL电平：输出高电平>2.4V,输出低电平<0.4V。
1.8v芯片其高低电平 -回复
1.8v芯片其高低电平-回复1.8V芯片其高低电平(Index)概述芯片是现代电子设备的核心组件，其高低电平的概念在电子工程中非常重要。
本文将讨论1.8V芯片的高低电平，以及与其相关的一些基本概念和技术。
一、什么是1.8V芯片？1.8V芯片是指工作电压为1.8伏的集成电路芯片。
它是一种低功耗芯片，广泛应用于移动设备、无线通信、消费电子和工业控制等领域。
二、什么是高低电平？高低电平是指电信号的两个状态，即高电平和低电平。
一般情况下，高电平代表逻辑1，低电平代表逻辑0。
高低电平的判断通常是基于阈值电压的，这个阈值电压一般由芯片的制造商规定。
三、1.8V芯片的高低电平范围1.8V芯片的高低电平范围通常由芯片规格指定。
一般来说，高电平的范围要大于芯片供电电压的一半，即0.9伏；低电平的范围要小于芯片供电电压的一半，即0.9伏。
四、1.8V芯片的高低电平相关技术1. 电压可逆性调整技术为了保证芯片的正常工作，一些1.8V芯片采用了电压可逆性调整技术。
这种技术可以根据不同的工作模式，即降低电压和提高电压，来优化芯片的性能和功耗。
2. 电平转换技术在一些特殊的应用场景中，可能需要将1.8V芯片连接到其他工作电压的设备或芯片上。
为了实现不同电平之间的兼容性，电平转换技术可以被应用。
这种技术可以将不同功耗芯片的高低电平进行转换，从而使它们可以正常通信。
3. 抗干扰技术由于现实环境中存在各种干扰源，如电磁干扰和信号串扰等，1.8V芯片必须具备一定的抗干扰能力。
通过采用抗干扰技术，可以最大程度地减小干扰对芯片高低电平的影响，从而提高系统的稳定性和可靠性。
五、1.8V芯片的应用领域1. 无线通信在无线通信领域，1.8V芯片通常用于无线模块、基站和手机等设备中。
它可以提供低功耗和高性能的通信解决方案，满足日益增长的无线网络需求。
2. 移动设备作为移动设备的核心处理器，1.8V芯片可以提供高速计算和低功耗的特性。
它可以支持多媒体处理、高清视频播放和图形加速等功能。
双向电平转换芯片的参数介绍
双向电平转换芯片的参数介绍双向电平转换芯片是一种常用的电子元件，用于将不同电平之间进行转换。
它在数字电路中起到了重要的作用，能够实现不同电平之间的平滑过渡，确保电路的正常运行。
本文将就双向电平转换芯片的参数进行介绍。
我们来了解一下双向电平转换芯片的工作原理。
双向电平转换芯片可以将低电平转换为高电平，也可以将高电平转换为低电平。
其内部结构包含输入输出端口、电平转换电路和控制逻辑电路。
当输入端口的电平发生变化时，电平转换电路会进行相应的转换，并将转换后的电平输出到输出端口。
控制逻辑电路则负责控制电平的转换过程，确保电路能够按照预定的规则进行运行。
接下来，我们来介绍一下双向电平转换芯片的参数。
双向电平转换芯片的参数包括工作电压、转换速度、功耗和封装形式等。
首先是工作电压。
工作电压是指双向电平转换芯片能够正常工作的电压范围。
不同的双向电平转换芯片有不同的工作电压范围，常见的有3.3V和5V等。
在使用双向电平转换芯片时，需要根据实际情况选择合适的工作电压，以保证电路的正常运行。
其次是转换速度。
转换速度是指双向电平转换芯片完成电平转换所需的时间。
转换速度一般以纳秒为单位进行表示，常见的有10ns和20ns等。
转换速度越快，双向电平转换芯片的响应能力就越高，电路的工作效率也就越高。
再次是功耗。
功耗是指双向电平转换芯片在工作过程中消耗的能量。
功耗一般以毫瓦为单位进行表示，常见的有10mW和20mW等。
功耗越低，双向电平转换芯片的能耗就越小，对电路的供电要求也就越低。
最后是封装形式。
封装形式是指双向电平转换芯片的外观尺寸和引脚布局。
双向电平转换芯片的封装形式有多种，常见的有DIP封装和SOP封装等。
不同的封装形式适用于不同的应用场景，可以根据实际需求选择合适的封装形式。
双向电平转换芯片是一种重要的电子元件，能够实现不同电平之间的平滑过渡。
其参数包括工作电压、转换速度、功耗和封装形式等。
在选择和使用双向电平转换芯片时，需要根据实际情况考虑这些参数，以确保电路的正常运行。
上电延时输出低电平芯片
上电延时输出低电平芯片1.引言1.1 概述概述部分的内容应该对所要讨论的主题进行简要介绍，包括上电延时输出低电平芯片的基本概念和作用。
下面是一个可能的概述示例：概述：上电延时输出低电平芯片是一种用于电子设备中的重要组件，其主要功能是在设备上电后，在一定的时间延迟之后输出低电平信号。
这一功能在电子设备的启动过程中起到至关重要的作用，能够有效避免由于电源电压不稳定或者其他干扰因素造成的误操作或数据损坏问题。
本文将介绍上电延时输出低电平芯片的工作原理以及其在电子设备中的重要意义。
首先，将对芯片的工作原理进行详细解析，包括其内部电路设计和工作机制。
随后，将重点探讨上电延时输出低电平的意义，即在电子设备正常启动期间，通过延迟输出低电平信号来保证设备的稳定性和数据的完整性。
通过本文的阐述，读者将能够深入了解上电延时输出低电平芯片的基本原理和作用，在实际应用中准确判断何时需要使用这种芯片，并能够根据实际需求进行正确选择和使用。
此外，本文还将对未来上电延时输出低电平芯片的发展进行展望，为读者提供了对该领域技术发展的一定的参考和指导。
1.2文章结构文章结构部分的内容可以包括以下几个方面：1. 介绍文章的整体结构：在文章结构部分，可以先简要介绍整篇文章的组织结构，展示文章的逻辑顺序和组成部分。
2. 描述各个章节的内容：逐个介绍每个章节的主要内容，以帮助读者了解整篇文章的大致框架和主题。
3. 引导读者的预期：在文章结构部分，可以提前预告下文的主要内容和重点，引导读者对接下来的内容保持关注和兴趣。
4. 展示段落的逻辑关系：可通过连接词或短语，展示各个章节之间的逻辑关系，让读者更好地理解文章的推理过程和脉络。
以下是一个可能的文章结构部分的示例文段：文章的结构如下：引言部分主要概述了上电延时输出低电平芯片的研究背景和目的，为后续章节的内容提供了整体框架。
在接下来的正文部分，我们将首先介绍芯片的工作原理，包括其内部电路的组成和工作过程。
电平转换芯片原理
电平转换芯片原理
电平转换芯片是一种电子器件，用于将一个电平或电压转换为另一个电平或电压。
其原理基于逻辑门电路，常用的电平转换芯片包括三态门、反相器和电平转换器。
三态门是一种特殊的逻辑门，它有三种状态：高电平状态、低电平状态和高阻态。
高电平状态和低电平状态分别对应于输出高电平和低电平，而高阻态对应于输出开路状态。
当输入信号满足特定条件时，三态门可以通过使输出引脚进入高阻态，将输入电平转换为高阻态输出，实现电平转换功能。
反相器是一种基本的逻辑门，它将输入信号进行反相处理，并通过输出引脚输出反相后的信号。
通过使用反相器，可以将高电平转换为低电平，将低电平转换为高电平。
电平转换器是一种将一个电平转换为另一个电平的电路。
它通常由电平转换芯片和相应的电阻和电容等元件组成。
电平转换器可以实现电平的升压或降压，将高电平转换为低电平或将低电平转换为高电平。
总之，电平转换芯片通过逻辑门电路和电平转换器原理，实现了不同电平之间的相互转换。
它在数字电路和电子系统中起到重要的作用，广泛应用于信号输入输出的匹配、电平适配和电路间的互连等场景。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在89C52单片机里面怎么用程序把I/O设定为高阻态状态??最佳答案吸电流、拉电流输出、灌电流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是主动吸入电流，从输入端口流入。
吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。
灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。
这些实际就是输入、输出电流能力。
拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5~10mA)。
上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上拉电阻的阻值不同，没有什么严格区分4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护cmos内的保护二极管，一般电流不大于10mA8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位，常用在TTL-CMOS匹配10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。
12、为OC门提供电流三、上拉电阻应用原则1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路“必须加上拉电阻，才能使用”。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
四、上拉电阻阻值选择原则1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点，通常在1k到10k之间选取。
对下拉电阻也有类似道理。
对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”：1。
驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2。
下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3。
高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4。
频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC延迟”，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
示例：OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0。
8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：500uA x8。
4K=4。
2即选大于8。
4K时输出端能下拉至0。
8V以下，此为最小阻值，再小就拉不下来了。
如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0。
8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA，200uA x15K=3V 即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。
选10K 可用。
【最大压降/最大电流、最小压降/最小电流】COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了”（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）此外，还应注意以下几点：A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之，C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。
防止直通!驱动尽量用灌电流。
----------------------------------------在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1。
电阻作用：l接电阻就是为了防止输入端悬空l减弱外部电流对芯片产生的干扰l保护cmos内的保护二极管，一般电流不大于10mAl上拉和下拉、限流1。
改变电平的电位，常用在TTL-CMOS匹配2。
在引脚悬空时有确定的状态3。
增加高电平输出时的驱动能力。
4。
为OC门提供电流那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制，如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之，尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外。
比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。
防止直通!电阻在选用时，选用经过计算后与标准值最相近的一个！P0为什么要上拉电阻原因有：1。
P0口片内无上拉电阻2。
P0为I/O口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于输出线时为开漏输出。
3。
由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。
P0是双向口，其它P1，P2，P3是准双向口。
准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢？单片机在读准双向口的端口时，先应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。
上下拉一般选10k！芯片的上拉/下拉电阻的作用最常见的用途是，假如有一个三态的门带下一级门。
如果直接把三态的输出接在下一级的输入上，当三态的门为高阻态时，下一级的输入就如同漂空一样。
可能引起逻辑的错误，对MOS电路也许是有破坏性的。
所以用电阻将下一级的输入拉高或拉低，既不影响逻辑又保正输入不会漂空。
改变电平的电位，常用在TTL-CMOS匹配；在引脚悬空时有确定的状态；为OC门的输出提供电流；作为端接电阻；在试验板上等于多了一个测试点，特别对板上表贴芯片多的更好，免得割线；嵌位；上、下拉电阻的作用很多，比如抬高信号峰峰值，增强信号传输能力，防止信号远距离传输时的线上反射，调节信号电平级别等等！当然还有其他的作用了具体的应用方法要看在什么场合，什么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有上拉又有下拉电阻的！加接地电阻－－下拉加接电源电阻－－上拉对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。
另外，普通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。
电源：+5V普通的直立LED，用多大的上拉电阻合适？谢谢指教！一般LED的电流有几个mA就够了，最大不超过20mA，根据这个你就应该可以算出上拉电阻值来了。
保险起见，还是让他拉吧，(5-0.7)/10mA=400ohm，差不多吧，不放心就用2k的。
【奇怪，新出了管压0.7V的LED了吗？据我所知好象该是1.5V左右。
我看几百欧到1K都没太大问题，一般的片子不会衰到10mA都抗不住吧？】下拉电阻的作用：所见不多，常见的是接到一个器件的输入端，多作为抗干扰使用。
这是由于一般的IC的输入端悬空时易受干扰，或器件扫描时有间隙泄漏电压而影响电路的性能。
后者，我们在某批设备中曾碰到过。
上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。
例如在5V电压下，加1K上拉电阻，将会给端口低电平状态增加5mA的吸入电流。
在端口能承受的条件下，上拉电阻小一点为好。
------------------------------------------以下为BBS讨论：什么时候需要用上拉电阻什么时候需要用下拉？一般要用多大的阻值呀？--------------------用上拉还是用下拉，根据你平时需要的电平。
至于阻值大小，如果是一般IO口，10k左右，不要小于1k。
但是如果是特殊用途的管腿，则有特殊要求。
比如I2C接口的SCL和SDA线，对上拉电阻的最大最小值都有要求，要结合实际情况计算。
--------------------通常在数字电路中，上拉是为了提高驱动能力。