基于PCI9054的通信卡设计
基于PCI9054和LTC4240的CPC总线接口设计
卡 。热插 拔 的 优 点 在 于 能 增 强系 统 已经 取 代 了 ＩＡ Ｔ Ｓ 、Ｓ Ｄ等 其 它 总线 ， 性 能 或 诊 断系 统 故 障 而 无 需 关 闭系 成 为 主 流 总 线 形 式 。 统， 这对 很 多 应 用 来 说 十 分 重 要 。 另 外 ，Ｐ Ｉ ３ Ｃ Ｃ 在 ２位／３ ｚ 统 ３ ＭＨ 系 中 能 够 提 供 １２ ／ 背 板 传 输 能 ３ ＭＢｓ的 力， ６ 在 ４位／６ ｚ 统配 置 情 况 下 ６ ＭＨ 系
．．图 ２ 硬 件 框 图 ． ．
作 。采 用 Ｐ 专 用 芯 片 ， 可 以 比较 ＣＩ 容 易 地 实 现 Ｐ 接 口 ，大 大 缩 短 开 ＣＩ 发时问， 当然 ， 由于 厂 家 设 计 芯片 时 芯 片 。 二者 各 有优 缺 点 ：利 用 可 编 对 通 用 性 的考 虑 ，在 用 户 需 要 的某 程 器 件 自行 设 计 Ｐ 接 口逻 辑 ， 可 个 方 面 可 能 不 是 最 好 的 ，但 综 合 性 ＣＩ 以根 据 具 体 的应 用 需 要 ，优 化 接 口
Ｌ 一 ……嗍 一 ∞ ｍ
维普资讯
Ｐ ９ ３ 、Ｐ ９ ５ 和 Ａ Ｃ 开 发 的 ＣＩ０ ０ ＣＩ０ ４ ＭＣ
接 口芯 片 Ｓ ９ ３等 。 ５３ 比 较 以上 两 种 实 现 Ｐ Ｉ 口的 Ｃ接 方 案 可 知 ，用 可 编 程 逻 辑 器 件 能 够 较 灵 活 地 实现 所 需 要 的 功 能 ， 为 但 了达 到 Ｐ Ｉ 标 的 苛刻 要 求 ， 需 要 Ｃ指 做 大 量 的 逻 辑 验 证 和 时 序 分 析 工
何 Ｃ ＣＩ系 统 并 可 靠 地 工 作 。ＣＰ Ｐ ＣＩ 标 准 将 外 设组 件 互 连 （ ＣＩ 标 准 特 Ｐ ） 性 与 支 持 嵌入 式 应 用 的坚 固 机械 外 形 完 美 结 合 在 一 起 ，其 性 能 特 征 是 专 门针 对 工 业 环 境 而 量 身 定 制 的 。 简 单 的 说 ： Ｐ 总 线 ＝Ｐ 总 线 的 电 Ｃ ＣＩ ＣＩ 气 规 范 ＋标 准 针 孔 连 接 器 ＋欧 洲 卡
基于PCI9054的高速数据处理卡的设计
针 对 彩 色 激 光 打 印 机 的数 据 处 理 ， 计 了一 种 基 于 设
Ｐ Ｉ０ ４和 Ｅ １ ７ Ｃ９ ５ ＭＰ ２ ０的高 速 数 据 处 理 卡 ， 现 了对 ３ 实
路 数据 的高 速数据 处理 和数模 转换 输 出。按 上述需 求 分 析 ， 虑到 Ｐ Ｉ 考 Ｃ 总线 的实 际传 输效 率和 系统可 靠性 ， 本设 计采 用 了具有 １ Ｂ深 度 的 ＦＦ ６Ｋ ＩＯ作 为 数据 存储 缓冲， 以解 决 Ｐ Ｉ 输速 率和输 出速 率 匹配 的问题 ， Ｃ传 同
Ｋｅ ｒ ｓ Ｐ ９ ５ ｈ ｇ ｓ ｅ ｄ ｄａａ ｐｒｃ ｓｉ ｇ ｃ ｒ ＥＰＭ１ ７ ｙ ｗｏ ｄ ： ＣＩ ０ ４； ｉｈ—ｐ ｅ ｔ ｏ ｅ ｓｎ ａ ｄ； ２０
教你设计pci总线的高速数据采集卡(基于pci9054)
教你设计PCI总线的高速数据采集卡（基于PCI9054）2007-03-13 21:02眼下有不少场合需要用到PCI总线的数据采集卡，下面我就来谈一下设计PCI数采卡的原理及要点。
首先我要以我的实际经验，纠正存在于很多人心里的几个误区：1．设计PCI采集卡要通读PCI协议。
相信有很多初学者都在这个地方被吓住了，几百页的英文要通读并理解谈何容易！其实PCI协议处理的这部分功能已经被PCI接口芯片完成了，如PLX公司的9054、9056和9052等等，它封装了PCI协议的细节，我们只需要控制这颗接口芯片local端的几个控制线就可以完成PCI总线的数据传输。
PCI协议也有它的用处，我们只需要在某些需要注意的地方查阅一下相关章节即可，比如PRSNT1#和PRSNT2#引脚至少要有一个下拉，才能识别到卡，这就是PCI协议中的规定。
2． PCI卡布线很复杂，一不小心就可能不成功。
其实对于32位33MHz的PCI总线来说，布线相对比较简单，只要稍加注意就不会出问题。
比如：PCI总线的时钟线要做成2500（+/-100）mil，这个是要注意的一点，一般PCI卡上的蛇行弯曲走线就是这条线，因为走直线距离一般都达不到此长度。
其他要求，比如地址和数据线要在1500mil以内，其实你超过一些也没什么问题，不要超太多就好了。
3． PCI卡的驱动程序编写很难。
其实无论是软件还是硬件设计，都有一些相对成熟的资料可以参考。
对驱动程序来说也是这样，对实际项目的开发没有几个是从头到尾自己在编代码，都可以在网上找到一些成熟的代码，然后自己修改一下即可，况且PCI卡的驱动程序又相对比较成熟，可参考的资料也较多。
所以你要从网上找代码，向PCI接口芯片的供应商要代码，等收集到足够多的代码，再配以适当的教材（比如对于windows2000/XP系统下的WDM驱动程序，可以参考武安河老师的教材就足够），就可以进行你自己的驱动设计了。
下面我再针对具体应用谈谈PCI采集卡的设计：一般数采卡的情况是将A/D转换后的数据通过PCI总线上传到PCI机，然后利用上层的软件进行分析处理。
基于PCI9054的高速数据处理卡的设计
基于PCI9054的高速数据处理卡的设计
林若波;陈旭文
【期刊名称】《测控技术》
【年(卷),期】2011(030)005
【摘要】详细介绍了一种基于PCI9054的高速数据处理卡的系统结构以及主要功能模块,并基于PCI9054桥片和EPM1270,介绍了该数据处理卡的硬件和软件的实现方案,讨论了数据处理卡的测试结果.
【总页数】4页(P57-60)
【作者】林若波;陈旭文
【作者单位】广东揭阳职业技术学院,广东,揭阳,522051;广东揭阳职业技术学院,广东,揭阳,522051
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于PCI Express总线的数据处理与传输卡的设计与实现 [J], 王大磊;王斌
2.基于PCI9054的数据通信接口卡设计 [J], 张丹红;张孝勇;刘文
3.基于PCI9054的LVDS高速数据通信卡设计 [J], 黄华;刘亚军
4.基于PCI9054与FPGA的高速低电压差分信号接收器设计 [J], 赵巨兴;王民钢;樊英平
5.基于PCI9054的通信卡设计 [J], 陈嫣然;张会新;郑燕露
因版权原因，仅展示原文概要，查看原文内容请购买。
PCI9054接口芯片的应用设计
ＰＩ Ｃ 启动 １（ 读 ／） ２
Ｐ Ｉ 动 Ｉ０ 写 Ｃ启 ／ Ｐ Ｉ目标 读 Ｃ Ｐ Ｉ目标 写 Ｃ
Ｄ ＭＡ读
Ｄ ＭＡ写
总线端 支持 ３ ／３ＭＨｚ 本地 端 （１ ａ ｂｓ可 以 ２位 ３ ； ｏ ｌ ｕ） ｃ
维普资讯
第 ２ ３卷第 ４期 ２ ０ 年 ８月 ０８
光 电 技 术 应 用
ＥＬ ＥＣＴ ＲＯ 一（ ｝ Ｉ Ｔ ［ ＯＬｏＧＹＡＰ ） 呵 Ｃ ＥＣ － ＴＶ ＰＬｔ ＣＡＴ ＯＮ Ｉ
Ｖ １２ ． ｏ ． ３． ４
Ａｕ ｕ ｔ２０ ８ ｇ ｓ． ０
常普 遍 的 一种 总线 ． Ｐ Ｉ 因 Ｃ 协议 比较 复 杂 ， 难 掌 较 握 ， Ｐ 总线扩 展 卡 的开 发 比 ＩＡ 总线 等 其他 扩 故 ＣＩ Ｓ 展 卡难 度大 ．Ｃ ０４芯 片是 一种 能满 足 Ｐ Ｉ ２ ２ ＰＩ ５ ９ Ｃ ． Ｖ
传 输 以及本 地总 线 和 Ｐ Ｉ Ｃ 总线 之 间的异 步 操作 （ 见
表 １． ） 总之 ， 芯 片 为 用户 提 供 了较 宽松 灵 活 的设 该
计空 间 ．
总 线 ＿ ， 数据 总线 为 ３ ３其 Ｊ ２位 ， 可扩 展 为 ６ 且 ４位 ， 最
大数 据传 输 速率 为 １ ２ ６ ／ ， 目前 使 用 非 ３ ～２ ４ ＭＢ ｓ 是
文 章 编 号 ：６ ３ ２５ ２ ０ ）４ ０ ６ ３ １７ —１５ （０ ８０ —０ ４ —０
Ｐ Ｉ０ ４接 口芯 片 的 应 用 设 计 Ｃ ９５
纪 淑 波 ， 北 北 曲
（ 东大学 ， 鲁 山东 烟台 ２４２ ） ６ ０ ５
基于PCI9054和LTC4240的CPCI总线接口设计
基于PCI9054和LTC4240的CPCI总线接口设计当板卡插入背板时，在CPCI接插件的防护地衔接上，板卡上可能存在潜在的对地电压放电。
该热插拔板将首先接触到背板插件的长针（+5V 和地），即LTC4240的VCC管脚被加电，将对其后端电路举行复位以关断VGATE3/5输出，从而禁止外部管工作，并输出1V参考电压，此1V 参考电压对还未接触到背板的I/O管脚加电，同时PWRGD的输出将被置高，接着I/O管脚接触到背板插针上，BD_SEL管脚被主机置低，以确认板卡已经被正确的插入,此时LTC4240控制的上电挨次开头。
LTC4240通过控制VGATE3/5的输出来打开外部的MOSFET功率管。
板卡上的电路都保持在复位状态，直到5和3V电源电压稳定，而且内部复位时光计时器达到一定时光时，复位信号停止，板卡进入正常操作过程。
在正常工作过程中，LTC4240将持续监控板卡的后端电压，一旦电压超过关断电压阈值，LTC4240将控制PWRGD输出为低，以使主机检测到该信号并指示板卡电源有问题。
2）板卡拔出过程板卡拔出时，首先将BD_SEL与地断开，LTC4240则立刻关断VGATE3/5输出，并转变PWRGD的状态，同时将LOCAL_PCI_RST输出置低，并将总线I/O接口电路置为高阻态，这时电源依然对I/O脚加电，以使总线从激活状态平稳转为非供电状态。
一旦I/O脚与背板插针断开，板卡上的电路和LTC4240将通过最后断开的长针举行最后的放电过程。
寄存器配置设计好接口电路后，硬件设计工作还只完成了一半。
因为PCI9054是通用PCI接口功能芯片，它的功能还不一定能够满足用户的需求，所以还要举行功能寄存器设置以使接口电路具有特定的功能。
寄存器的配置包括EEPROM初始化、LOCAL功能寄存器和PCI配置寄存器的配置。
1）EEPROM初始化在计算机的加电自检期间，PCI总线的RST信号复位，PCI9054内部寄第1页共2页。
基于PCI9054的PCI接口数据通信系统
Ｊｎ ｏ８ ａ．ｏ ２
中国科技论文在线 Ｓ Ｅ Ｃ Ｐ Ｅ ＬＮ ＣＩ Ｎ Ｅ ＡＰ Ｒ ＯＮ ＩＥ
第３ 第１ 卷 期
２０ 年 １ ０８ 月
基于 Ｐ Ｉ０ ４的 Ｐ Ｉ 口数据通信 系统 Ｃ９５ Ｃ 接
马 超 ，皮亦 鸣
６０５ ） １０ ４
（ 电子科技 大学电子工程 学院，成都
片， 采用先进的 Ｐ Ｘ数据管道结构技术， Ｌ 符合 Ｉ－ ２ ￣Ｔ ． Ｖ１
和 Ｖ ．规范 ； ２ ２ 提供了两个独立的可编程 Ｄ ＭＡ控制器 ；
第３ 第１ 卷 期
２０ ０ ８年 １月
中 国科 技 论 文 在 线
Ｓ Ｉ Ｎ Ｐ Ｐ Ｒ ＣＮＬＮＥ Ｃ Ｅ ＣＥ Ａ Ｅ Ｉ Ｉ
７ １
每个通道均支持块和分散 ／ 集中的
方式 ；在 Ｐ Ｉ Ｃ
以及 Ｐ Ｉ Ｃ 端和本地端工 作状态 ，包括 Ｐ Ｉ Ｃ 配置寄存 器组 、 ｏ ａ 配置 寄存器组 、 ｕ ｔ ｅ寄存器组、 ＭＡ Ｌ ｃｌ Ｒ ｎｉ ｍ Ｄ
摘 要：文章介绍 了 Ｐ Ｉ Ｃ 总线接 口 协议芯片 Ｐ Ｉ ５ Ｃ９ ４的性 能、特 点，分析了 ｗｎｏ ｓ ＷＤ 驱动程序 的特 ０ ｉ ｗ 的 ｄ Ｍ 点。为了实现一种数据量大 、 速度快 的数据通信系统， 在软硬件设计 中 用了速度快、效率高的带突发模式 的 采 Ｄ ＭＡ传输模 式，并在实际硬 件设 计中得到 了不错的效果 。
Ｐ Ｉ Ｐｒ ｈ ｒｌ ｏ ｏ ｅｔ ｎｅｃｎ ｅｔ 线 即 Ｃ （ｅ ｐ ｅ ｍｐ ｎｎ ｔ ｏ ｎｃ） ｉ ａＣ Ｉ ｒ 总
外 围部件互连总线 ， 是一 种先进的高性能 ３／４位地 ２６
址数据复用局部总 线 ，可 同时支持多组外围设备 ，
PCI9054接口芯片的应用设计
收稿日期:2008-05-20基金项目:铁道部资助项目(99j34-A )作者简介:纪淑波(1977-),男,山东海阳人,讲师,主要研究方向为光电工程、图像产生、获取与处理技术.文章编号:1673-1255(2008)04-0046-03PCI9054接口芯片的应用设计纪淑波,曲北北(鲁东大学,山东 烟台 264025)摘 要:PCI9054是美国PL X 公司生产的PCI 总线通用接口芯片.介绍了PCI 总线接口的一般设计方法及PCI9054的内部结构、以及其工作原理,并以一种基于PCI 总线的数据传输系统的设计为例,给出其工作原理,并讨论接口的硬件实现方法以及采用软件包Windriver 开发设备驱动程序的方法.关键词:PCI 总线;FPG A ;驱动程序;Windriver ;PCI9054中图分类号:T N911.7 文献标识码:AApplication and Design of PCI 9054Interface ChipJ I Shu 2bo ,QU Bei 2bei(L udong U niversity ,Yantai 264025,China )Abstract :PCI9054is a general interface chip made by the PL X Company of USA.G eneral design method of PCI bus interface ,inter instruction and the work principle of PCI9054are introduced.The design of a data transmis 2sion system based on PCI bus as a example ,its working principle is given ,and the implementation method of hard 2ware design for PCI interface and the ways to develop the driver program by using Windriver are discussed.K ey w ords :PCI bus ;F GPA ;driver ;Windriver ;PCI9054 PCI9054是美国PL X 公司生产的PCI 总线通用接口芯片.使用该芯片桥接PCI 总线和本地总线(local bus ),开发者可以省去考虑太多复杂的PCI 总线规范,而集中精力开发硬件和驱动程序.PCI9054具有较强的性能.它符合PCI V2.1和V2.2规范;提供了2个独立的可编程DMA 控制器,每个通道均支持块和分散/集中的DMA 方式;在PCI 总线端支持32位/33MHz ;本地端(local bus )可以编程8、16、32位的数据宽度,传输速率最高可达132MB/s.本地总线端时钟最高可达50MHz ,支持复用/非复用的32位地址/数据[1,2].PCI9054内部有6种可编程的FIFO 存储器,以实现零等待突发传输以及本地总线和PCI 总线之间的异步操作(见表1).总之,该芯片为用户提供了较宽松灵活的设计空间.PCI 总线是Intel 公司推出的一种高性能局部表1 PCI9054内部FIFOFIFO 长度/(dB )PCI 启动I/O 读PCI 启动I/O 写PCI 目标读PCI 目标写DMA 读DMA 写163216323232总线[3],其数据总线为32位,且可扩展为64位,最大数据传输速率为132～264MB/s ,是目前使用非常普遍的一种总线.因PCI 协议比较复杂,较难掌握,故PCI 总线扩展卡的开发比ISA 总线等其他扩展卡难度大.PCI 9054芯片是一种能满足PCI V2.2协议,特别适用于PCI 总线外设产品开发的PCI →本地总线I/O 加速器芯片.结合PCI9054介绍PCI第23卷第4期2008年8月 光电技术应用EL ECTRO -OPTIC TECHNOLO GY APPL ICA TION Vol.23,No.4August.2008总线技术的设计方法.1 系统工作原理系统应用于光电信号转换系统中,主要解决主机与光电装备之间的数据传输问题,其工作流程是:主机运行应用程序,产生数据源,在外部控制信号的控制下,通过PCI 总线与光电装备进行数据通信,主要解决的问题是:PCI 接口硬件设计和PCI 设备驱动程序开发.2 PCI 接口硬件设计目前实现PCI 接口的有效方案有使用可编程逻辑器件和使用专用芯片2种[4].由于PCI 总线协议较复杂,采用可编程逻辑器件设计PCI 控制接口难度大,对于产品不大又有时限的工程项目来说,成本较高,采用专用接口器件虽然没有采用可编程逻辑器件那么灵活,但其优越性相当明显:能够有效地降低接口设计的难度,缩短开发时间.数据传输系统采用PL X 公司的PCI9054作为PCI 接口芯片,以FP G A 来完成逻辑控制以及与光电装备的连接,整个系统的框图如图1所示,其中,FP G A 选用的是AL TREA 公司的EPF1030AQC240-3.图1 数据传输系统硬件设计框图2.1 数据传输及控制原理PCI 9054可工作在M ,C ,J 3种模式,其中,C模式时序较为简单,系统采用PCI9054的C 模式传送,先由计算机主机通过PCI 总线向系统发出命令字,PCI9054将数据或命令字存入声纳设备中,数据传送时,局部总线控制逻辑FP G A 应驱动地址总线、数据总线、读写信号线及地址选通信号,控制PCI 局部总线的数据传输.PCI9054会直接将数据存入其内部FIFO ,随后PCI9054会向PCI 系统申请PCI 总线控制权,在得到总线控制权后,根据映射地址自行完成本次数据传输操作.局部总线控制器只需将数据写入PCI9054内部FIFO ,其后的操作不需要FP G A 的参与.FP G A 的局部总线逻辑的状态机框图如图2所示.图2 局部总线逻辑状态机框图状态0为空闲状态,当ADS #为0时如经本地总线译码后表明需要访问本地空间时,转到状态1,否则留在状态0;状态1为访问开始状态,当处于此状态下,如BLAST #为0时,转到状态2,如BLAST #为1时,则转到状态4;状态2为单周期等待状态,在此状态下,数据在本地总线上保持稳定,当处于此状态下直接转到状态3;状态3单周期数据结束状态,在此状态下数据从本地总线上取走,当ADS #为0时,经本地总线译码后,表明还需要访问本地空间时,则转到状态1,否则转到状态0,完成数据传送;状态4为突发等待状态,在此状态下数据在本地总线上保持稳定,当处于此状态下直接转到状态5;状态5为突发重复状态,在此状态下,如BLAST #为0时,转到状态6,否则重复此状态;状态6为最后数据突发传输完成状态,在此状态下当ADS #为0时,如经本地总线译码后,表明还需要访问本地空间时,转到状态1,否则转到状态0,将以上状态机用V HDL 语言在可编程逻辑器件中实现,即可实现访问本地总线的控制.2.2 EEPROM 的配置与烧写与ISA 总线相比,PCI 总线支持3个物理空间:存储器地址空间、I/O 空间和配置空间.串行EEP 2ROM 存储了PCI9054重要的信息,如设备号DID 、制造商号V ID 、子设备号SDID 、子制造商号SV ID 、中断号、设备类型号、局部空间基地址以及局部空间描述符等信号,EEPROM 的内容非常重要,它直接关系到整个板卡能否正常工作.系统加电时,通过PCI 的RST 复位以后,PCI9054首先检测EEPROM 是否存在.如果检测到EEPROM 首字不是FFFFH ,PCI9054将依次读取74第4期 纪淑波等:PCI9054接口芯片的应用设计 EEPROM的内容来初始化内部寄存器.PCIB I-OS 根据配置寄存器的内容进行系统资源分配,这样,整个PCI设备的资源才不会发生冲突.配置寄存器的内容编写完以后,可以用编程器写入EEPROM中.另外,也可以通过主机在线烧写,但由于各种原理,成功率很低.对于PCI9054芯片,可选用的串行EEPROM有STM公司的93CS56等.3 实例分析以下为一段使用Windriver开发的PCI9054 DMA的驱动代码[5],为了节省篇幅,省略了变量说明部分.程序中出现的变量大都由其名称可以反映含义,具体可以参见Windriver的设计文档中的说明.#include“windrvr.h”#include“plx lib.h”#define PCI9054DEFAUL T V ENDOR ID0x10b5 //PL X公司制造商号#define PCI9054DEFAUL T DEV ICE ID0x9054// PCI9054的设备号#define IS MASTER TRU EhDev=PL X DIA G DeviceFindAndOpen(PCI9054 DEFAUL T V ENDOR ID,PCI9054DEFAUL T DEV ICE ID,IS MASTER);//打开Windriver设备,锁定并返回该设备的资源,该设备的资源均包括在hHandle中;PCI9054DMAOpen(hDev,3pDMA,dwBytes);//初始化并锁定用于DMA传输的内存资源;PCI9054Int Enable(hDev,funcInt Handler);//设定中断,funcInt Handler为中断处理函数PCI9054DMAStart(hDev,3pDMA,f Read,fBlocking, dwBytes,dwoffset);//根据给定参数开始DMA传输PCI9054DMAClose(hDev,3pDMA);//解除DMA传输资源PCI9054intDisable(hDev);//禁止中断;PCI9054Close(hDev);//关闭Windriver设备4 结 束 语从以上分析可以看出,PCI9054是一种性价比很高的PCI桥路芯片,PCI9054提供了PCI总线的一种直接数据传输路径,降低了PCI总线的复杂性.对本地总线与设备进行数据传输进行了详细的讨论,给出了实用的本地总线数据传输的接口逻辑设计,根据这一设计,就可以很好地在本地总线和外部设备之间进行数据传输和控制,具有较高的应用价值.参考文献[1] 陈露晨.PCI9054性能分析及外部FIFO的扩充[J].电子产品世界,2000(11):50-51.[2] PCI9054Data Book Version2.1[Z],2002.[3] 尹勇,李宇.PCI总线设备开发宝典[M].北京:北京航空航天大学出版社,2004:153-160.[4] 彭佛才.基于PCI的高速媒体网关系统及其驱动程序设计[J].电子技术应用,2006(6):19-21.[5] 武安河.Windows2000/XP WDM设备驱动程序开发[M].北京:电子工业出版社,2005:132-136.简讯分布式孔径半主动激光导引头的发展 2008年6月2日,英国BAE系统公司的“先进精确杀伤武器系统”(APKWS)II半主动激光制导70mm火箭弹,进行了系统的发展与演示验证.APKWS II火箭弹采用了分布式孔径导引头.布置在弹体中部的分布式孔径半主动激光导引头(DASAL S)和制导控制装置可免遭沙尘、振动、冰雪和其他实战中可能遇到的恶劣环境的危害.APKWS II火箭弹是一种低成本的轻型制导武器,能有效对付轻型装甲目标,以弥补70mm火箭弹和“海尔法”导弹之间的火力空缺,其系统将应用于所有目前使用70mm 火箭弹的陆军飞机上.英国BAE系统公司和美国雷声公司不约而同地选择了半主动激光制导技术,将制导组件安装到“九头蛇”-70火箭弹上,双方的设计思路可谓大相径庭.雷声公司主张将激光导引头安排在火箭弹的头部,其好处是在火箭弹发射前导引头就能锁定目标.由于“九头蛇”-70火箭弹的战斗部及引信均位于头部,因此这种设计将改变战斗部及引信的原有位置,进而需要重新鉴定、测试和确认火箭弹的杀伤力.BAE系统公司设计的制导组件称为“分布式孔径半主动激光导引(下转第65页)84 光 电 技 术 应 用 第23卷。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于 Ｐ Ｉ０４的通信卡设计 Ｃ ９５
陈嫣 然 ， 张会新 ， 燕露 郑
（ 中北 大 学 电子 测 试技 术 国 家重 点 实验 室 ， 西 太原 ００５ ） 山 ３０ １
【 摘 要】 介绍 了一种 基于 Ｐ Ｉ ５ Ｃ９ ４接 口芯 片 的通信 卡设 计 ， 卡用 于上 位机 与硬 件 电路 通信 。介 绍 了 Ｐ Ｉ ５ ０ 该 Ｃ９ ４接 口芯片 的 ０ Ｅ Ｐ Ｏ 烧 写方法和配 置信 息 ，Ｃ９５ ＥＲ Ｍ Ｐ Ｉ ４从模 式的 Ｆ Ｇ 时序 ， 驱动的编 写。该 通信 卡 在从模 式下可 以达 到 ２ ｂ ／ 的速 ０ ＰＡ 以及 ０Ｍ ｉ ｓ ｔ
嚼 髑熬 灏
ｉ ＃ 屯 ０ ｉ ｅ “日 ｒｉ ｅ
ＡＲＴＳ＆ ＡＰＰＬ Ｉ Ｃ Ｉ Ｓ ＯＮ
Ｒ＆ Ｔ
器
Ａ 馨 Ｔ Ｉ ■
应用
【 本文献信息】陈嫣然， 张会新， 郑燕露．基于 Ｐ Ｉ ５ Ｃ９ ４的通信卡设计［］ 电视技术， １ ， （ ） ０ Ｊ． ２ ２３ ５ ０ ６
ｔ ｃｎ ｅｔ 总线作为信 息通信 接 口， 下层 的测试 系统能 ｅ ｏｎｅ） ｒ 使 够和计算机之间有一个相 当大的数连总线 ， 一种具有多路地址线 是
和数据线的商Ｉ能 的 ３／ ４位总线 。 目前 ３ 生 ２６ ２位数据总线 时， 最大传输速率可达到 １２Ｍｂ ／ ， ３ ｉ ｓ 当扩展到 ６ 位 数据 ｔ ４ 总线时 ， 数据传输率可 以达到 ２ ｉ ｓ ４ ６ Ｍｂ ／ 。 ｔ
符合 Ｐ Ｉ ． Ｃ ２规范 ， ２ 支持 Ｐ Ｉ Ｃ 总线 的２／ 从方式 传输 ， 在突
度 ， 有一定 的实用性和推广价 值。 具
【 关键词 】Ｐ Ｉ ５ ； 式 ； 信 Ｃ９ ４ 从模 ０ 通 【 中图分类号】Ｔ ２４２ Ｐ７．
’ 【 文献标识码】Ａ
Ｄｅ ｉ ｎ ｏ ｍｍ ｕ ｃ ｔｏ Ｃａ ｄ ｓ ｄ ｏ ｓｇ ｆＣｏ ｎｉａ ｉｎ ｒ Ｂａ ｅ ｎ ＰＣＩ ０ ４ ９ ５
ＣＨＥＮ Ｙ ｒｎ，Ｚ ｍｔａ ＨＡＮＧ Ｈｕｘ ｎ，ＺＨＥＮＧ ｎ ｕ ｉｉ Ｙａ ｌ
（ ｏｈＵｉｒｔｏ ｌｔｎ Ｍ ａ ｒ ｅ ＾ ｑ Ｓ ｔＫｙ ａｏ ｔｙｏＳａｘ， ａ ｕｎ ３０１ Ｃｉ ） Ｎｒ ｎｅｉ ｅｒ ｉ ｅ ｕ ｍ ｎ ｔ ｖｓｙｆＥ ｃｏ ｃ ｓ ｅ ｔ ∞ｚ ， ｔｅ ｅ ｂ ａ ｒ ｆ ｈｎｉ Ｔｉ ａ ０５ ， ｈ ａ ａ Ｌ ｒｏ ｙ ０ ｎ
ＩＯ将数据上传至上位机 。 ＰＩ Ｃ 总线 与 Ｆ Ｇ 的 无 缝 连 接。Ｐ Ｘ Ｔ ｃ ＰＡ Ｌ ｅｈ公 司 提 供 的 本地总线来读取 内部 ＦＦ
ＰＩ５ Ｃ９ ４器件是一种支持 ３ ｉ ３ Ｈ Ｃ 总线桥 ＝ ， ０ ２ｂｔ ３Ｍ ｚ Ｉ ／ Ｐ 琶片
１２ Ｅ ＲＯＭ 配 置 ． Ｐ
图 １ 硬 件 总 体 框 图
ＰＩ Ｃ 通信 卡的工作 流程为 ： 上位机 发送 ３ ２位数据通
１ 硬 件 设计
过 Ｐ Ｉ 口给 Ｐ Ｉ ５ ， Ｐ Ａ控 制 Ｐ Ｉ ５ Ｃ接 Ｃ９ ４ Ｆ Ｇ ０ Ｃ９ ４本 地总 线来 ０
２ ０位的命令 字 ， 以异步 串行 并 基于 Ｐ １０４的通信卡 以 ＦＧ Ｃ９５ Ｐ Ａ作为 中心控制 电路 ， 获得这 ３ 位数据并打包成 ４ 考虑到 占用较多的内部逻辑资源 ， 选用 Ｘｌ ｘ公 司 的 Ｆ — 的方式通 过光纤模块发 给测试 系统 。当测试 系统 回传 数 ｉｎ ｉ Ｐ
【 ｂｔ ｃ】 ｅ ｇ ｍ ｕｉ ｔｎｃｒ ａ ｎ ｈ Ｃ９５ ｔｄ ｃｄｎｔ ｓ ａｅ．ｔｓ ｅｉ ｒｈ ｍ ｕｉ ｔｎ ｆ ｏ ｏ ｐｔ ｎ ｅ Ａ ｓ ａｔ Ａ ｄｓ ｎｏｃ ｍ ｎ ａｏ ａ ｂｓ ｏ ｅ Ｉ ４ｉｉｒ ｕｅ ｉｐｐｒＩｉｄｓ ｎｏ ｅ ｏ ｍ ｎ ａｏ ｓｃｍ ｕ ｒ ｄｈ ｒ ｉ ｆｏ ｃｉ ｄ ｅ ｔ Ｐ ０ ｓｎ ｏ ｉ ｈ ｇ ｆ ｔ ｃ ｃｉ ｏｈ ｔ ｅａ ｔ
ＦＧ ０位 的数 据包 并解 码 Ｇ Ａ芯片 Ｘ ３ ４０ 能够满足该系统 的设计要求 ， 于对数 据时 ，Ｐ Ａ也以 同样 的方 式接 收 ４ Ｃ Ｓ０ ， 用 ２位数据存 到内部 ＦＦ ＩＯ缓存 ， 再通过控 制 Ｐ Ｉ０４ Ｃ９５ 据包 的编码解 码处理 。Ｐ Ｉ ５ Ｃ９ ４作 为 Ｐ Ｉ 口芯片 ， ０ Ｃ接 实现 获得 ３
ｈ ｒ ｗａｅ ｃｒｕｔ ａ ｄ ｉｔｏ ｕ ｅ ａ ｂ ｒ ｉｇ ｍｅｈ ，ｔ ｎ ａｄ ｒ ｉｃ ｉ，ｎ ｎｒ ｄ ｃ ｕ ｎｎ ｔｏ ｄ ｉ ｇ，ａ ｄ ｄ ｉｅ ｆｔｅ ＰＣＩ０ ４ ｉｔｒａ ｅ ｃ ｉ ｎ ｏ ｆｇ ｒｔ ｎ ｉｆｒ ｔｏ ． ｅ ｃ ｍｍｕ ｉａｉｎ ｍｉ ｎ ｒｖ ｒｏ ｈ ９ ５ ｎｅｆ ｃ ｈｐ ａ ｄ ｃ ｎｉｕａｉ ｎｏｍａｉｎ Ｔｈ ｏ ｏ ｎｃ ｔ ｏ ｃ ｒ ｎ ｔｅ ｓａ ｅｍｏ ｅ ｃ ｎ ｒａ ｈ２ ｉ ｓｓ ｅ ｄ，ｗｈｃ ｓｐ ａ ｔ ａｉ ｎ ｒ ｍｏｉｎ ａｄ ｉ ｈ ｌｖ ｄ ａ ｅ ｃ ０ Ｍｂ￣ ｐ ｅ ｉｈ ｉ ｒｃｉ ｌｔ ａ ｄ ｐ ｏ ｔ ． ｃ ｙ ｏ
【 ｅ ｏｄ】Ｐ １ ５ ；ｌ ｅ ｏｅ ｃｍ ｕｉ ｔｎ Ｋ ｙｗ ｒｓ Ｃ９ ４ ｓｖ ｄ ； ｏ ｍ ｎ ａｏ ０ ａ ｍ ｃｉ
现代数据存储测试 系统应用 中对 于远程 的数据 通信
的要求越来越 高 ， 针对 以往 计算机与底层硬件之 间通信采 用 Ｕ Ｂ 以太网 、Ｓ ２ ２ Ｓ、 Ｒ －３ 等通信方式 ， 有速度 、 都 距离和易 掉线等缺 陷。本 文 采用 了 Ｐ Ｉ Ｐｒ ｈｒｌ ｏ ｐ ｎｎ Ｉ— Ｃ （ ｅｉ ｅａ Ｃ ｍ ｏｅｔ ｎ ｐ