计算机组成原理第四章单元测试（二）（含答案）
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理课后答案第四章_庞海波
设DRAM的刷新最大间隔时间为2ms，
则异步刷新的刷新间隔=2ms/256行=0.0078125ms =7.8125µs
即：每7.8125µs刷新一行。
集中刷新时，死时间为256*0.1us=25.6us。
分散刷新，刷新间隔0.2us，死时间为0.1us，读写周期0.2us
异步刷新，死时间0.1us，刷新间隔7.8125us。
第四章思考题与习题
1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
答：
主存：与CPU直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，不与CPU直接交换信息。
CACHE：为了解决CPU和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。
3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存
页面容量=总容量/页面数= 64K×8 / 4 = 16K×8位，4片16K×8字串联成64K×8位
组容量=页面容量/组数= 16K×8位/ 16 = 1K×8位，16片1K×8位字串联成16K×8位
组内片数=组容量/片容量= 1K×8位/ 1K×4位= 2片，两片1K×4位芯片位并联成1K×8位
存储器逻辑框图：
计算机组成原理1-4章带答案
第一章一、选择题1．冯·诺依曼机工作的基本方式的特点是______。
A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2．完整的计算机应包括______。
A 运算器、存储器、控制器；B 外部设备和主机；C 主机和实用程序；D 配套的硬件设备和软件系统；3.计算机硬件能直接执行的只有______。
A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言二、简答题1. 冯·诺依曼计算机的特点是什么？（p8）1、计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
2、指令和数据以同等地位存放于存储器内，并按地址寻访。
3、指令和数据均用二进制表示。
4、指令有操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
5、指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
6、机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
三、名词解释CPU、机器字长、存储容量、MIPS、FLOPSCPU（Central Processing Unit 中央处理器）：中央处理器（机），是计算机硬件的核心部件，由运算器和控制器组成。
存储容量=存储单元个数*存储字长MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位FLOPS：Floating Point Operation Per Second，每秒浮点运算次数，计算机运算速度计量单位之一。
第三章一、选择题1．系统总线中控制线的功能是______。
A 提供主存、I / O接口设备的控制信号和响应信号B 提供数据信息C 提供时序信号D 提供主存、I / O接口设备的响应信号2.系统总线地址线的功能是______。
A 选择主存单元地址；B 选择进行信息传输的设备；C 选择外存地址；D 指定主存和I / O设备接口电路的地址；3.同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。
计算机组成原理第四章课下练习题答案
CH4 作业答案一、判断题1.√2. √3.×4. √5. √6. ×7. ×8. √9. √10. ×二、选择题1.D2.A3.A4.B5.C6.D7.C8.C9.A10.A 11.D 12.B 13.A 14.C 15.D 16.C 17.D 18.D19.A 20.D 21.C三、填空题1.答：程序和数据；存储位置2.答：无关；随机访问3.答：存储体；读写电路4.答：随机存储器( R A M )5.答 : 行选通列选通6.答 : 647.答 : 双稳态电路刷新 ( 或恢复 )8.答 : 两行选通列选通9.答 :刷新10.答 : 地址线控制11.答 : 地址片选12.答 : 8 413.答 : 20 1614.答 : 可多次擦写紫外线照射15.答 : 一次性写入的可编程芯片16.答 : 容量小速度快17.答 : 快速度18.答 : 虚拟存储器19.答 : 主存-辅存主存容量不足20.答 : 虚拟地址( 逻辑地址) 实际地址( 物理地址)21.答 : Ca c h e 的访问命中率22.答 : 一快块冲突23.答 : 8 1324.答 : 1024 6425.答 : 寄存器 Cache 主存辅存26.答 : 掩膜 R O M27.答:3FFFFH28.答 : 存储容量；存取周期29.答:ROM RAM 顺序存储器直接存储器30.答:地址寄存器地址译码器31.答:1024 6432.答:程序访问内存的局限性33.答:静态RAM 动态RAM34.答 : 19 1635.答 : 全相联直接36.答 : 存储介质37.答 : 半导体存储器、磁存储器光存储器38.答 : 非易失性存储器易失性存储器39.答 : 普通 R O M 可编程 R O M 可擦写可编程 R O M 电可擦可编程 R O M40.答 : c ach e 主存磁盘光盘41.答 : 6442.答 : 主存辅存逻辑物理地址映射43.答 : 掩膜 R O M44.答 : 1024 1024 845.答 : 存储体地址寄存器读写电路46.答 : 读/ 写时间47.答 : 电容是否充电定时刷新48.答：静态RAM。
计算机组成原理习题答案第四章.
1.指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解:指令长度与机器字长没有固定的关系,指令长度可以等于机器字长,也可以大于或小于机器字长。
通常,把指令长度等于机器字长的指令称为单字长指令;指令长度等于半个机器字长的指令称为半字长指令;指令长度等于两个机器字长的指令称为双字长指令。
2.零地址指令的操作数来自哪里?一地址指令中,另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解:双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得,即将另一操作数预先存放在累加器中。
例如,前述零地址和一地址的加法指令。
3.某机为定长指令字结构,指令长度16位;每个操作数的地址码长6位,指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K 种,无操作数指令已有L种,问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解:X =(24-K×26-jL26k双操作数指令的最大指令数:24-1。
单操作数指令的最大指令数:15×2 6-1(假设双操作数指令仅1条,为无操作数指令留出1个扩展窗口。
无操作数指令的最大指令数:216-212-26。
其中212为表示某条二地址指令占用的编码数,26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4.设某机为定长指令字结构,指令长度12位,每个地址码占3位,试提出一种分配方案,使该指令系统包含:4条三地址指令,8条二地址指令,180条单地址指令。
解:4条三地址指令000XXX YYY ZZZ…011XXX YYY ZZZ8条二地址指令100000XXX YYY…100111XXX YYY180条单地址指令…5.指令格式同上题,能否构成:三地址指令4条,单地址指令255条,零地址指令64条?为什么?解:三地址指令4条000XXX YYY ZZZ…011XXX YYY ZZZ单地址指令255条…只能再扩展出零地址指令8条,所以不能构成这样的指令系统。
计算机组成原理-第4章题库新
计算机组成原理第四章题库一、选择题1. 下列表达式中正确的运算结果为______。
A．（10101）2×（2）10=（20202）2B．（10101）3×（2）10=（20202）3C．（10101）3×（3）10=（30303）3D．（101010）3-（20202）3=（11011）32. 运算器的主要功能是进行______。
A．逻辑运算B．算术运算C．逻辑运算与算术运算D．初等函数的运算3. 在定点二进制运算器中，减法运算一般通过______来实现。
A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4. 下面浮点运算器的描述中正确的句子是：______。
A. 浮点运算器可用阶码部件和尾数部件实现B. 阶码部件可实现加、减、乘、除四种运算C. 阶码部件只进行阶码相加、相减和比较操作D. 尾数部件只进行乘法和减法运算5. 设机器数字长8位（含1位符号位），若机器数DAH为补码，则算术左移一位和右移一位分别为（）A. B4H EDHB. F4H 6DHC. B5H EDHD. B4H 6DH6. 若采用“下舍上入”法，则0.110100011舍去最后一位后的结果为（）A. 0.11010001B. 0.11010010C. 0.11010011D. 0.110101007. 若采用“恒舍”法，则0.110100011舍去最后一位后的结果为（）A. 0.11010001B. 0.11010010C. 0.11010011D. 0.110101008. 计算机进行浮点数的加减运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将（）A. x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移B. x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移C. y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移D. y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移9 在单总线结构的CPU中，连接在总线上的多个部件（）A 某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据B 某一时刻只有一个可以向总线发送数据，但是可以有多个从总线接收数据C 可以有多个同时向总线发送数据，但只有一个可以从总线接收数据D 可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据一、选择题答案题1：B。
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
计算机组成与设计第三版 第四章课后答案
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。 4）计算X*Y A：阶码相加：[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 （符号位10第1位为0，不溢出；00时上溢，01时下溢） B：尾数相乘结果：0 1010110 110111 C：已满足规格化要求，不需左规，尾数不变，阶码仍为001 D：舍入处理：按0舍1入规则，尾数之后的6位110111舍去，尾数 +1=0 1010111 所以，X*Y最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。
计算机组成原理第四章习题
4.1解释定点运算器的功能和组成部件？以Am2901芯片为 实例，来介绍定点运算器的有关知识，你的认知程度如何？ 答：定点运算器的功能与组成 ⑴ 对数据进行算术运算和逻辑运算，给出结果某些特征； ⑵ 暂存参加运算的数据和中间结果； ⑶可用硬件完成乘除运算； ⑷ 接受外部数据的输入，送出运算结果； ⑸与计算机其他部件协同工作运算器的组成：①算术与 逻辑运算部件；②通用寄存器；③乘商寄存器；④多路 选择器；⑤输入/输出逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理第四章单元测试（二）（含答案）
第四章存储系统(二)测试
1、32位处理器的最大虚拟地址空间为
A、2G
B、4G
C、8G
D、16G
2、在虚存、内存之间进行地址变换时，功能部件（）将地址从虚拟（逻辑）地址空间映射到物理地址空间
A、TLB
B、MMU
C、Cache
D、DMA
3、在程序执行过程中，Cache与主存的地址映象是由
A、用户编写程序完成
B、操作系统完成
C、编译系统完成
D、硬件自动完成
4、某计算机的存储系统由cache和主存组成。
某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为
A、80%
B、85%
C、90%
D、95%
5、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内任意一行的位置上，则这种映射方法称为
A、全相联映射
B、直接映射
C、2-路组相联映射
D、混合映射
6、采用虚拟存储器的主要目的是
A、提高主存储器的存取速度
B、扩大主存储器的存储空间，且能进行自动管理和调度
C、提高外存储器的存取速度
D、扩大外存储器的存储空间
7、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是
A、应用程序完成
B、操作系统和MMU配合完成
C、编译器完成
D、MMU完成
8、相联存储器是按( )进行寻址访问的存储器
A、地址
B、内容
C、堆栈
D、队列
9、以下哪种情况能更好地发挥Cache的作用
A、程序中存在较多的函数调用
B、程序的大小不超过内存容量
C、程序具有较好的时间和空间局部性
D、递归子程序
10、以下关于虚拟存储管理地址转换的叙述中错误的是（）
A、地址转换是指把逻辑地址转换为物理地址
B、一般来说，逻辑地址比物理地址的位数少
C、地址转换过程中可能会发生“缺页”
D、MMU在地址转换过程中要访问页表项
11、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。
问主存第3000
号单元所在主存块对应的cache组号是
A、1
B、5
C、13
D、29
12、下列关于MMU的叙述中，错误的是（）
A、MMU是存储管理部件
B、MMU负责主存地址到Cache地址的映射
C、MMU参与虚拟地址到物理地址的转换
D、MMU配合使用TLB 地址转换速度更快
13、下列关于主存与cache地址映射方式的叙述中正确的是（）
A、全相联映射方式比较适用于大容量Cache
B、直接映射是一对一的映射关系，组相联映射是多对一的映射关系
C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率
D、在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率
14、下列关于CaChe的说法中，错误的是（）
A、CaChe对程序员透明
B、CaChe行大小与主存块大小一致
C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置
D、读操作也要考虑CaChe与主存的一致性问题
15、下列关于CaChe的论述中，正确的是
A、采用直接映射时，CaChe无需使用替换算法
B、采用最优替换算法，CaChe的命中率可达到100％
C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度
D、CaChe的容量与主存的容量差距越大越能提升存储系统的等
效访问速度
16、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为
A、512 KB
B、256 MB
C、256 MB+512 KB
D、256 MB - 512 KB
17、下列关于Cache的描述中正确的是( )
A、Cache存储器是内存中的一个特定区域
B、Cache存储器的存取速度介于内存和磁盘之间
C、Cache存储器中存放的内容是内存的副本
D、Cache中存放正在处理的部分指令和数据
18、关于TLB和Cache,下面哪些说法中正确的是( )
A、TLB和Cache中存的数据不同
B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容
C、TLB miss会造成程序执行出错，但是Cache miss不会
D、TLB和Cache都采用虚拟地址访问
19、在下列因素中，与Cache的命中率有关的是( )
A、Cache块大小
B、Cache的总容量
C、主存的存取时间
D、替换算法
20、下面有关Cache的说法中正确的是( )
A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题
B、设置Cache的理论基础，是程序访问的局部性原理
C、Cache与主存统一编址，Cache地址空间是主存的一部分
D、Cache功能均由硬件实现，对程序员透明
21、下列关于存储系统的描述中正确的是( ）
A、每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间
B、多级存储体系由cache、主存和虚拟存储器构成
C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
D、当Cache未命中时，CPU以直接访问主存，而外存与CPU之间则没有直接通路
22、下列关于TLB、cache和虚存页(Page)命中组合情况中，一次访存过程中可能发生的是( ）
A、TLB命中、cache命中、Page命中
B、TLB未命中、cache命中、Page命中
C、TLB未命中、cache未命中、Page命中
D、TLB未命中、cache命中、Page未命中
23、下列RAID组中需要的最小硬盘数为3个的是（）
A、RAID 1
B、RAID 3
C、RAID 5
D、RAID 10
24、下列RAID技术中采用奇偶校验方式来提供数据保护的是（）
A、RAID 1
B、RAID 3
C、RAID 5
D、RAID 10
25、在请求分页存储管理方案中，若某用户空间为16个页面，页长1 K B，虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。
则逻辑地址A2CH所对应的物理地址为( )H （只需填数字和字母，不需要在最后带H，如有字母一定要大写，字母之间以及字母和数字间不留空格）
26、假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。
问主存第3000号单元所在主存块映射到的cache行号是( )。
（本题中的数字都是十进制数，答案也填十进制数）
27、计算机主存容量8MB，分为4096个主存块，Cache数据区容量为64KB，若Cache采用直接映射方式，则Cache的总行数为( 只需要填写阿拉伯数字)
28、一个组相联高速缓存由64个字块组成，每个字块有256字节，分为8组，主存有4096个字块。
则主存地址划分中，标记字段的二进制位数为多少位（只需要填写阿拉伯数字）
参考答案如下：。