硬件描述语言课程设计报告
计算机硬件课程设计报告---简单计算机的设计

计算机硬件课程设计报告一-简单计算机的设计计算机硬件基础课程设计学号:121407103姓名:蔡松成班级:软件1201指导老师:葛桂萍2013 年6 月一、设计目的与要求目的:通过对一个简单计算机的设计,对计算机的基本组成,部件的设计,部件间的连接,微程序控制器的设计,微指令和微程序的编制与调试等过程有了更深的了解,加深对理论课程的理解。
要求:1.运算器:釆用单累加器多寄存器结构(开关KA、KB、KC、KR分别置左、右、右、左)。
2.指令系统:多于16条指令,外设和内存统一编址、统一操作指令。
3.内存寻址方式:寄存器直接寻址寄存器间接寻址直接寻址立即数寻址二、设计原理1.样机逻辑框图:见图一2.样机指令系统和指令执行流程:见表一3.样机微指令格式和指令微程序:见表二三、设计微操作信号1、运算器模块(ALU)SA 接X0 接M16SB 接XI 接M17P0 接CYP1 接A0接SRP2 接A7接SLCA 接①非S3~S0 接M23~M20Cn的非接M19M 接M18 CG 接Mil CC 接①非0B 接M80T 接M10CT 接+5V2、寄存器堆模块(REG)RR 接MlA 接10B 接113.指令部件模块(I-PC)P+1 接M6GI 接M7CI 接①非CK 接eCLR 接+5V01 接M154.内存模块(MEM)RC=M2+O 非WC=M3+O 非5、总线缓冲模块(BUS)Bl、B3 接RFB2=RC+IAB2 • IAB10KA 接IABOPA 接IAB1 6、启停和时停模块(R-P)DR 接M5RCP 接①非7.微程序控制模块(MPG)MLD 接M4MP+1 接+5VMCLR 接R0MCLK 接 PO MIG 接地 MD1OT4D6 接地 MD5 接 17 MD4 接 16 MD3 接 15 MD2 接 12 $件接线SA-X0-M16 M-M18 CK 一①Pl-AO-SR 0T-M10 B1-B3-RF P2-A7-SL CT-+5VKA-IABOCA -①非-CC RR-M1 KB-IAB1 S3-M23 A-IODR-M5 S2-M22 B-IlMLD-M4S1-M21 P+1-M6 MP+1-+5VS0-M20 GI-M7 MCLR-RO Cn 的非-M19 CI-<D 非一 RCP MCLK-POSB-X1-M17 CG-M19 CLR-+5V PO-CY 0B-M8 0I-M15 MIG-GND MD10-GND MD9-GND MD8-GND MD7-GNDMD6-GND MD5-I7 MD4-I6 MD3-I5 MD2-I2 MD1-MD0-+5V接线图VccCPM14 CL14 13 12 11 10 9 874 LS 001 2 3 4 5 6 7i~~nn~~nrM12 ZC MOVcc祁 地五、调试1、根据计算机硬件实验及课程设计指导书,先内存,读内存;写控存,读控存,看看所用的机器是否有问题;2、将自己所连得线路连入机器中;3、将所有的微指令输入所用的机器中,然后依次调试存取类指令、调试算逻类运算类指令、调试跳转类I/O设备操作类指令,看机器是否可以运行存取指令、加减指令、移动指令;4、若不行,检査自己输入的程序是否正确以及检査电路是否有误;若电路成功,就可以做老师的题目了。
计算机硬件课程设计报告(cpu设计)

计算机硬件课程设计设计报告学号: 姓名:成绩:学号: 姓名:成绩:东南大学计算机科学与工程系二0 10 年11 月一、设计名称:My CPU的设计二、本设计的主要特色:1、熟悉挂总线的逻辑器件的特性和总线传送的逻辑实现方法。
2、掌握半导体静态存储器的存取方法。
三、设计方案:1. 数据格式——8位二进制定点表示2. 指令系统——CPU的指令格式尽量简单规整,这样在硬件上更加容易实现。
7条基本指令:输入/输出,数据传送,运算,程序控制。
指令格式:Array7 6 5 4 3 2 1 0两种寻址方式:寄存器寻址Array7 6 5 4 3 2 1 0直接地址寻址,由于地址要占用一个字节,所以为双字节指令。
7条机器指令:IN R目:从开关输入数据到指定的寄存器R目。
OUT R源:从指定的寄存器R源中读取数据送入到输出缓冲寄存器,显示灯亮。
ADD R目,R源:将两个寄存器的数据相加,结果送到R目。
JMP address : 无条件转移指令。
HALT : 停机指令。
LD R目,address : 从内存指定单元中取出数据,送到指定寄存器R 目。
ST address , R 源: 从指定的寄存器R源中取出数据,存入内存指定单元。
Address(内存地址)3. CPU内部结构4.数据通路设计根据指令系统,分析出数据通路中应包括寄存器组、存储器、运算器、多路转换器等,采用单总线结构。
通用寄存器组:运算器:存储器:多路转换器:输出缓冲器:5.控制器设计控制通路负责整个CPU的运行控制,主要由控制单元和多路选择器MUX 完成。
在每一个时钟周期的上升沿指令寄存器IR 从内存中读取指令字后,控制单元必须能够根据操作码,为每个功能单元产生相应主控制信号,以及对ALU 提供控制信号。
对于不同的指令,同一个功能单元的输入不同,需要多路选择器MUX 来对数据通路中功能单元的输入进行选择。
程序计数器PC:指令寄存器IR:指令译码电路:脉冲源及起停控制线路:时序信号产生部件:Sequence1内部电路:四、完成的任务1、补充了译码电路;2、修改了时序电路,满足教材要求;3、编写指令的微程序;指令的微程序lodpc (1000 0000):C00100 310080送数(1100 0000):30C000 C00400 010080取值公操作(0000 0000):30C000 002000IN (0001 0000):C00200 111080OUT (0010 0000):110880LD (0011 0000):30C000 008000 001200 111080 ST (0100 0000):30C000 008000 110C080ADD (0101 0000):181000 160800 400200 111080 JMP (0110 0000): 30C000 000100 310080HALT (0111 0000):0000404、建立RAM.mif中的内容;RAM中内容简要介绍:地址指令E0 IN R0//向R0里放入数据20E1 LD //从指定存储单元30取出数据03放到R1中E3 OUT //将R1中的数据输出出来E4 ADD R0,R1//将R0和R1相加结果放入到R0中E5 OUT //把相加结果23输出E6 JMP //跳转到F0F0 ST //将R0里的数据存入指定单元20中F2 LD //将20中的数据取出放入R3中F4 OUT //将R3中的数据取出F5 HALT //停机指令5、测试结果与性能分析。
计算机组成原理课程设计--用硬件描述语言设计CPU

用硬件描述语言设计CPU摘要本次设计完全用verilog硬件描述语言编写微处理器的各个部件,在顶层文件里将各个部件连接起来,形成一个简单的微处理器,加上一些外围模块来实现一些功能。
本次设计在合理性与实用性上没有考虑。
只为了达到技术指标,从原理上完成一个简单的cpu设计。
关键字:verilog,微处理器,CPU设计1Design CPU In Hardware Description LanguageAbstractThe design completely microprocessor verilog hardware description language in all parts, the top file in the various components connected together to form a simple microprocessor, plus some peripheral modules to achieve some functionality. The design does not have a reasonable and practical considerations. Only to achieve technical indicators, from the principles of the cpu to complete a simplecpu design.Key Words:verilog, microprocessor, CPU design目录2第1章设计任务和技术指标 (5)第2章简单介绍 (6)2.1微处理器硬件系统及原理 (6)2.1.1内部组成 (6)2.1.2外围模块 (8)2.2处理器指令系统及功能 (8)第3章各模块的设计及实现 (9)3.1时钟发生器的设计及实现 (9)3.2程序计数器的设计及实现 (12)3.3指令寄存器的设计及实现 (13)3.4运算器的设计及实现 (14)3.5累加器的设计及实现 (16)3.6地址选择器的设计及实现 (17)3.7数据选择器的设计及实现 (17)3.8控制器的设计及实现 (18)3.9 ROM的设计及实现 (25)3.10 RAM的设计及实现 (26)第4章CPU的测试 (27)4.1乘法测试 (29)4.2除法测试 (29)4.3减1测试 (29)4.4加、减1测试 (30)4.5测试结果 (30)第5章总结 (33)第6章参考文献 (34)3第1章设计任务和技术指标运用在“数字电路与逻辑设计”课程中学过的基本理论知识,设计并用可编程逻辑器件实现一个简单的八位操作数的微处理器。
硬件描述语言实验报告——四位加法器

硬件描述语言实验报告——四位加法器实验目的和要求:本次实验的目的是实现四位加法器的硬件描述语言,加深对数字电路的理解和PWM设计的学习。
要求在Vivado环境下实现对四位加法器的设计,能够正确地实现两个四位二进制数之间的加法操作,同时需要能够通过外接开关控制输入的数字。
实验准备工作:在进行本次实验前,首先需要对数字电路、FPGA开发板和Vivado环境有一定的了解:数字电路:是指由一些二进制电子、电气或电子元件通过布线连接而成的电路,可以根据输入信号的不同输出不同的电信号。
(如AND门、OR门、NOT门、NAND门等)FPGA开发板:是一种可编程逻辑器件,可以在硬件级别上实现数字电路。
通过FPGA 开发板,我们可以将数字电路的设计和实现转化为程序设计和实现,有效地降低了数字电路的设计和实现的复杂度。
Vivado环境:是一种FPGA编程工具,可以进行FPGA设计、仿真、实现和验证。
通过Vivado环境,我们可以实现对数字电路的开发和调试。
实验步骤:根据本次实验的要求,在Vivado环境下完成了对四位加法器的硬件描述语言编写与实现。
在实验过程中,我们需要进行以下步骤:1.创建新的工程并添加源文件在Vivado环境下,首先需要创建一个新的工程。
在创建工程的过程中,需要设定工程的名称、类型、硬件平台和绑定一个新的目录。
创建完工程后,我们需要将本次实验所需要的源文件添加到新创建的工程中。
这些文件包括:•top.v:顶层模块文件,将各个模块串联在一起。
•add.v:加法器模块,用于实现四位加法器的加法运算。
•switch.v:开关模块,用于控制输入数字。
2.对各模块进行修改和调试完成对源文件的添加后,我们便可以对各个模块进行修改和调试,以确保能够正确地实现四位加法器的加法运算。
在进行修改和调试时,我们需要根据所学的数字电路知识,利用逻辑门、时钟、寄存器等基本单元,将四位加法器进行分解,逐一实现每一部分的设计:•开关模块的设计:开关模块是本次实验中的输入模块,负责输入两个四位数。
硬件课程设计报告

硬件课程设计报告硬件课程设计报告专业班级学号姓名中国矿工业大学计算机科学与技术学院2011 年12月硬件课程设计报告目录一、概要 (3)二、焊接工艺总结 (3)三、程序设计 (3)(一)LED灯应用 (3)(二)数码管显示 (12)(三)蜂鸣器播放音乐 (21)(四)按键识别 (23)(五)串口通信 (26)(六)时钟——定时器中断应用 (33)(七)时钟日历——时钟芯片DS1302应用 (37)(八)数字温度计——温度传感器DS18B20应用 (47)四、体会与建议 (53)一、概要实验开发板配置为STC89C52RC单片机,内置8K的ROM程序存储器,支持串口ISP在线下载。
实验板上有8位数码管,可做静态显示、动态扫描以及数字时钟显示等;16位LED发光二极管,可进行流水灯等实验;6个按键可实现按键查询、按键中断等;利用蜂鸣器可进行报警提示、播放音乐等;利用DS1302时钟芯片可进行时钟精确计时,制作简易的时钟日历;通过温度传感器DS18B20接口可编程获取环境温度,制作数字温度计;MAX232芯片构成标准的RS232串行通信接口,可与PC机、单片机开发板进行串行通信,也可由计算机直接下载程序至单片机进行程序的烧录。
通过编程设计与本开发板配套的程序,完成相关硬件设备的应用,充分理解与掌握单片机的原理与应用,提高动手实践与编程的综合能力。
二、焊接工艺总结本实验板为双面板,2条腿以上的元件,焊上后拆下重焊比较困难。
应按照顺序先焊易焊元件如电阻、小电容、12M和32768HZ的晶振、小开关等无极性元件。
在焊电路板时,首先焊接电源部分的元器件,J1、J2、S1、E1、E2、R5,然后接电源,检查电路板是否正常;然后焊接7段LED显示器下面的元件,并安装好7段LED显示器下的一个橡胶垫;然后焊其它元件,焊接元件按低高顺序,先焊低的,后焊高的,再焊集成电路插座,最后焊接7段LED显示器和串口插座等。
焊接过程中应注意排阻的公共端不能焊反,以及四位的LED数码管和LED发光二极管等具有极性的元件的电极也不能焊反。
硬件课程设计实验报告

计算机学院硬件课程设计报告1 课程设计指导教师评阅书指导教师评语:成绩:指导教师签字:年月日计算机学院硬件课程设计报告2摘要单片机是指一个集成在一块芯片上的完整计算机系统。
尽管它的大部分功能集成在一块小芯片上,但是它具有一个完整计算机所需要的大部分部件:CPU、内存、内部和外部总线系统,目前大部分还会具有外存。
同时集成诸如通讯接口、定时器,实时时钟等外围设备。
而现在最强大的单片机系统甚至可以将声音、图像、网络、复杂的输入输出系统集成在一块芯片上。
本设计是基于芯片为AT90C516RD的单片机和点阵控制芯片74HC573共同来控制8*8的点阵显示屏的过程。
介绍了以它为控制系统的LED点阵电子显示屏的动态设计和开发过程。
通过该芯片控制一个列驱动74HC573来驱动显示屏显示。
该电子显示屏可以显示各种文字或单色图像,选用1块8×8点阵LED来进行显示。
显示采用动态显示,使得图形或文字能够实现静止、移入移出等多种显示方式。
文中详细介绍了LED点阵显示的硬件设计思路、硬件电路各个部分的功能及原理、相应软件的程序设计,以及使用说明等。
单片机控制系统程序采用C语言进行编辑,通过编程控制显示点对应LED阳极和阴极端的电平,就可以有效的控制显示点的亮灭。
所显示字符的点阵数据可以自行编写(即直接点阵画图),也可从标准字库中提取。
关键词:单片机,AT90C51RD,LED8*8点阵显示屏,点阵控制,锁存器,驱动电路计算机学院硬件课程设计报告3目录摘要 (2)第0章绪论 (4)1、引言 (4)2、单片机的发展和现状 (4)第1章 LED显示屏的介绍 (6)1.1 LED显示屏的发展历程 (6)1.2 LED显示屏的应用 (6)1.3 LED显示屏的分类 (7)1.4 LED显示屏的选择 (8)第2章基于单片机的LED广告牌原理 (10)2.1 LED显示屏原理 (11)2.2点阵LED扫描法介绍 (11)2.3 MCS-51的引脚及相关功能 (12)2.4 74HC573芯片的逻辑连接表 (14)第3章系统设计 (15)3.1 设计任务及要求 (15)3.2 总的电路连接 (15)3.3 硬件电路连线 (15)3.4 LED电路说明 (16)第4章软硬件设计 (18)4.1 硬件设计方案 (19)4.2 软件设计 (19)4.3 程序设计 (20)第5章调试及性能分析 (29)5.1 开发环境介绍 (29)5.2 理论性能分析 (29)5.3 系统调试 (30)第6章总结 (31)第7章实验心得体会 (32)参考文献 (33)附录程序 (35)计算机学院硬件课程设计报告4 绪论1引言单片微型计算机简称单片机,是典型的嵌入式微控制器,常用英文字母的缩写MCU表示单片机,它最早是被用在工业控制领域。
hdl的课程设计

hdl的课程设计一、教学目标本课程的教学目标是让学生掌握HDL(硬件描述语言)的基本语法、编写方法和应用技巧。
通过本课程的学习,学生将能够熟练使用HDL进行数字电路的设计和仿真,提高他们在电子工程领域的实际操作能力。
具体来说,知识目标包括:1.理解HDL的基本概念和特点。
2.掌握HDL的基本语法和编写规则。
3.了解HDL在数字电路设计中的应用。
技能目标包括:1.能够独立编写HDL代码,实现简单的数字电路功能。
2.能够使用HDL进行电路仿真,验证电路的正确性。
3.能够分析HDL代码的性能,进行优化和改进。
情感态度价值观目标包括:1.培养学生对电子工程的兴趣和热情。
2.培养学生团队合作精神和自主学习能力。
3.培养学生对新技术的敏感性和创新意识。
二、教学内容本课程的教学内容主要包括HDL的基本语法、编写方法和应用技巧。
具体安排如下:第1-2章:HDL的基本概念和特点,介绍HDL的发展历程、基本语法和编写规则。
第3-4章:HDL的基本数据类型和运算符,讲解HDL中的基本数据类型、运算符及其使用方法。
第5-6章:HDL的控制语句和函数,介绍HDL中的条件语句、循环语句、函数和过程等控制语句的使用。
第7-8章:HDL的模块化和层次化设计,讲解如何使用模块化和层次化设计方法进行数字电路的设计。
第9-10章:HDL的仿真和测试,介绍HDL仿真工具的使用方法,以及如何进行电路的测试和验证。
第11-12章:HDL在实际项目中的应用,分析HDL在实际项目中的应用案例,提高学生的实际操作能力。
三、教学方法为了提高教学效果,本课程将采用多种教学方法,包括:1.讲授法:教师讲解HDL的基本概念、语法和编写规则,引导学生理解和掌握相关知识。
2.案例分析法:分析实际项目中的应用案例,让学生了解HDL在实际工作中的应用。
3.实验法:安排实验室实践环节,让学生动手编写HDL代码,进行电路仿真和测试。
4.讨论法:学生进行分组讨论,分享学习心得和经验,提高团队合作精神和自主学习能力。
硬件课程设计报告

硬件课程设计报告一、课程目标知识目标:1. 让学生掌握硬件基础知识,包括计算机硬件的基本组成、功能及工作原理。
2. 使学生了解各类硬件设备的发展历程、技术特点及未来发展趋势。
3. 帮助学生理解硬件与软件之间的相互关系,提高系统优化的能力。
技能目标:1. 培养学生运用所学硬件知识进行计算机组装、维护和故障排除的能力。
2. 提高学生运用硬件知识解决实际问题的能力,如根据需求选择合适的硬件配置、评估硬件性能等。
3. 培养学生的团队协作能力和动手实践能力,通过小组合作完成硬件课程项目。
情感态度价值观目标:1. 培养学生对计算机硬件的兴趣和热情,激发他们探索硬件领域新知识的欲望。
2. 增强学生的环保意识,让他们认识到硬件设备在环保方面的责任和担当。
3. 培养学生的创新精神和勇于挑战的精神,鼓励他们在硬件领域不断尝试和突破。
课程性质:本课程为实践性较强的学科,注重理论联系实际,强调学生的动手实践能力。
学生特点:学生处于好奇心强、求知欲旺盛的年级,具备一定的计算机操作基础,但对硬件知识了解有限。
教学要求:结合学生特点,注重启发式教学,以案例导入、小组讨论、实践操作等形式,激发学生的学习兴趣,提高他们的实践能力。
同时,注重分层教学,满足不同层次学生的学习需求。
通过本课程的学习,使学生能够达到上述课程目标,为后续相关课程打下坚实基础。
二、教学内容根据课程目标,教学内容主要包括以下几部分:1. 计算机硬件概述:介绍计算机硬件的基本组成、发展历程及各类硬件设备的功能。
- 教材章节:第1章 计算机硬件基础- 内容列举:CPU、主板、内存、硬盘、显卡等硬件设备的基本概念和作用。
2. 计算机硬件工作原理:剖析计算机硬件各部件的工作原理及相互协作关系。
- 教材章节:第2章 计算机硬件工作原理- 内容列举:CPU的工作原理、内存管理、总线系统、输入输出系统等。
3. 硬件设备选购与组装:教授如何根据需求选择合适的硬件配置,以及计算机组装的方法。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
信息与电气工程学院硬件描述语言课程设计设计说明书(数字式竞赛抢答器))学生姓名学号班级成绩指导教师通信工程系年月日信息与电气工程学院课程设计评阅人评语评阅人:(签名)年月日评阅人评定成绩:信息与电气工程学院课程设计任务书—学年第一学期专业:通信工程学号:姓名:课程设计名称:硬件描述性语言设计题目:数字式竞赛抢答器完成期限:自年月日至年月日共周设计依据、要求及主要内容(可另加附页):一般来说,设计一台智能抢答器,必须能够准确判断出第一位抢答者,并且通过数显、蜂鸣这些途径能让人们很容易得知谁是抢答成功者,并设置一定的回答限制时间,让抢答者在规定时间内答题,主持人根据答题结果实行增减分的操作,并将分数显示在屏幕上,评出最终赢家。
所以我们在设计智能抢答器的模块需要满足鉴别、计时、计分、数显等功能。
定时抢答器的工作过程是:接通电源时,主持人将开关置于“清除”位置,抢答器处于禁止工作状态,编号显示器灭灯;抢答开始时,主持人将控制开关拨到“开始”位置,发光二极管灯亮,抢答器处于工作状态,这时,抢答器完成以下工作:(1)优先编码器电路立即分辨出抢答者编号,并由锁存器进行锁存,然后由译码显示电路显示编号;(2)扬声器发出短暂声响,提醒主持人注意;(3)控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答;(4)当选手将问题回答完毕,主持人操作计分开关,计分电路采用十进制加减计数器、数码管显示。
本轮抢答完毕,主持人操作控制开关,使系统回复到禁止工作状态,以便进行下一轮抢答。
指导教师(签字):系主任(签字):批准日期:年月日摘要在目前,可编程逻辑器件、单片机、已经成为数字系统的硬件基础,而从事数字系统的设计必须掌握可编程逻辑器件的设计方法,而语言是一种标准的数字系统硬件电路设计语言,为所有可编程逻辑器件厂商所支持,已成为电路设计人员和电子设计工程师必须掌握的工具。
语言是培养信息类专门人才的一门必修的专业基础课程。
通过本次课程设计,使我们能够学习和掌握现代电子系统设计的新技术、新器件,掌握硬件描述语言的编程技术和硬件描述方法,能够对设计系统进行规范描述掌握相关软件的使用,操作。
能对语言程序进行编译,调试,以及通过计算机仿真,得到正确的仿真波形图,并根据所得仿真波形图分析判断并改进所设计的电路。
当今的社会竞争日益激烈,选拔人才,评选优胜,知识竞赛之类的活动愈加频繁,那么也就必然离不开抢答器。
而现在的抢答器有着数字化,智能化的方向发展,这就必然提高了抢答器的成本。
鉴于现在小规模的知识竞赛越来越多,操作简单,经济实用的小型抢答器必将大有市场。
本抢答器通过十分巧妙的设计仅用两块数字芯片便实现了数显抢答的功能,与其他抢答器电路相比较有分辨时间极短、结构清晰,成本低、制作方便等优点,并且还有防作弊功能。
因此,我们制作了这款简易抢答器摒弃了成本高,体积大,而且操作复杂。
我们采用了数字显示器直接指示,自动锁存显示结果,并自动复位的设计思想,因而本抢答器具有显示直观,不需要人干预的特点。
而且在显示时抢答器会发出叮咚声使效果更为生动。
工厂、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。
关键词:;;;抢答器;目录.设计目的………………………………………………………………….设计内容………………………………………………………………….电路工作原理………………………………………………………………….数字式竞赛抢答器工作原理……………………………………………循环彩灯工作原理…………………………………………….主要程序和仿真结果………………………………………………………数字式竞赛抢答器设计与仿真结果…………………………………循环彩灯设计与仿真结果……………………………………….心得体会…………………………………………………………………参考文献…………………………………………………………………………1.设计目的学习公司的的结构、特点和性能。
学习集成开发软件的使用及设计过程。
熟悉工具设计数字电路设计方法,掌握硬件描述语言设计方法。
根据给定题目设计数字电路,来加深对可编程逻辑器件的理解和掌握。
通过本次课程设计,熟练掌握的应用,操作,并对语言的编程做一实践检验,编出程序,并进行仿真,并根据所得仿真图形分析和推断并改进所涉及的程序,让程序在现实生活中得以更贴近的应用。
. 设计内容设计一个可容纳四组参赛者同时抢答的数字抢答器,可判断第一抢答者并报警指示抢答成功,其他组抢答均无效。
若提前抢答则对相应的抢答组发出警报。
同时还具有计分功能,若抢答成功并回答正确增加分,答错不扣分。
设计一个循环彩灯控制器,该控制器控制红,绿,黄三个发光管循环点亮。
要求红发光管亮秒,绿发光管亮秒,黄发光管亮秒。
3.电路工作原理3.1数字式竞赛抢答器工作原理此抢答器的设计中采用自顶向下的设计思路,运用硬件描述语言对各个模块进行层次化、系统化的描述,并且先设计一个顶层文件,再把各个模块连接起来。
系统的总体框图如下:图系统的总体框图根据对抢答器的功能要求,把要设计的系统划分为五个功能模块:抢答信号鉴别模块、计时模块、计分模块、数码显示模块和扬声器控制电路,具体的说,显示模块又包含最先抢答的组别显示电路、计时值显示电路和计分显示电路。
计时模块、计分模块、数码显示模块和扬声器控制电路,具体的说,显示模块又包含最先抢答的组别显示电路、计时值显示电路和计分显示电路。
抢答鉴别模块抢答鉴别模块用来准确直观地判断、、、四组抢答者谁最先按下按钮,并为显示端送出信号,通过数显和蜂鸣等途径使观众能够清楚地知道是哪一组抢答成功,是整个系统的核心部分。
同时组别显示端为下一模块输入信号,以方便主持人为该组抢答成功者进行加减分的操作。
抢答鉴别模块的元件图如下图所示:图鉴别模块元件框图引脚作用:输入信号:各组的抢答按钮、、、,系统清零信号。
输出信号:各组的抢答按钮显示端、、、,组别显示端[]。
原理:第一个按下键的小组,抢答信号判定电路通过缓冲输出信号的反馈将本参赛组抢先按下按键的信号锁存,并且以异步清零的方式将其他参赛组的锁存器清零,组别显示、计时和计分会保存到主持人对系统进行清零操作时为止。
当时系统复位,使组别显示信号,各组的指示灯信号,,,;当,即低电平有效,使其进入抢答鉴别状态,到的上升沿到来时,以组抢答成功为例,当输入信号为,,,,输出信号,,即为鉴别出组抢答成功,同时屏蔽其他组的输入信号,以免发生错误。
同理其他组别抢答成功也是这样的鉴别过程。
备注:理论上来说,、、、四组抢答,应该有从—等种可能情况,但是由于时钟信号的频率很高而且是在时钟信号上升沿的状况下才做出的鉴别,所以在这里两组以上同时抢答成功的可能性非常小,因此可以只设计四种情况,即、、、分别为、、、,这大大简化了电路的设计复杂性。
其用语言进行编程的流程图如下图所示:图抢答鉴别模块的流程图计时模块当抢答鉴别模块成功判别出最先按下抢答按钮的参赛组后,在成功鉴别出哪组最先抢答后,主持人按下计时信号,则进入计时状态。
计时模块可分作两部分:()预置数;()秒倒计时。
秒时间用两个数码管,显示,其中表示秒的个位,表示秒的十位。
计时模块开始工作从预置初始值开始以秒计时,计时至秒时停止,时间耗尽时,扬声器会发出超时报警信号,以中止答题。
图计时模块的元件图该系统输入信号有:系统清零信号,计时预置控制端,计时使能端,系统时钟信号,计时预置数据调整按钮、。
系统输出信号有:倒计时输出端[]、[]。
当清零信号时,模块输出信号,。
当预置数控制信号可通过来调整,来一次高电平,则的数值就加;用来调整,通过这两个调整信号可调整参赛者答题所需要的时间。
在,时,通过时钟信号的上升沿来进行秒到计时。
其用语言进行编程的流程图如下:图抢答计时模块的流程图计分模块计分模块的运行方式是按照十进制进行加减,即当时钟出现上升沿时就进行加一或者减一的操作。
记分模块为哪组进行记分取决于鉴别模块的输入信号,当时表示组最先抢答,则在此模块中为组记分,当时表示组最先抢答,则在此模块中为组记分,当时表示组最先抢答,则在此模块中为组记分,当时表示组最先抢答,则在此模块中为组记分。
以组为例来说明此模块的设计,当复位信号时,系统复位且组的分值显示初始值,为分。
当时,如果该组选手答题正确,则主持人按下加分键,即,此时对该组进行加分操作;如果该组选手答题错误,则主持人按下减分键,即,此时对该组进行减分操作。
计分模块的元件图如下图所示:图计分模块的元件图系统的输入信号有:计分复位端,加分按钮端,减分按钮端,组别号输入端[]。
系统的输出信号有:组分数输出端[]、[]、[],组分数输出端[]、[]、[],组分数输出端[]、[]、[],组分数输出端[]、[]、[]。
计分模块用语言进行编程的流程图如下:图计分模块的设计状态图注:在设计中减法的实现是以加法运算来实现的。
也以为例,由于每次减分都是减去分,即每次为减一,所以可以用""来实现。
如:,用加法实现:。
由于: ( ),所以。
译码显示模块该模块实际上是一个译码器,译码器是组合逻辑电路的一个重要的器件,其可以分为:变量译码和显示译码两类。
变量译码一般是一种较少输入变为较多输出的器件,一般分为译码和码译码两类。
显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能,一般其可分为驱动和驱动两类。
译码是编码的逆过程。
图译码显示模块的元件图主要原理是四位二进制编码转换成七段二进制数字,以阿拉伯数字的形式输出在数码管上,使观众能够更直观的看到结果。
译码器的译码对照表如下所示:显示的数字字母编码七段数码管进制表译码器的译码对照表备注:在程序中只考虑(即)的情况,将其转化为相应的七段显示器的码子,其他情况不予考虑。
3.2循环彩灯工作原理通过控制器可以控制红,绿,黄三个发光管循环点亮,并且要求发光的时间不一样,这样,本质设计思想是循环累加,即时钟信号高电平开始,值开始累加,""><"";""><"";""><"";""><"";""><"";""><"";><"";;前三个值都将赋值给,也就是红灯发光的三秒,然后两个赋值给绿灯,最后一秒赋值给黄灯。
这样,的不同值将点亮不同颜色的灯,下面是表示三种灯的点亮程序。
<(); <(); <(); 以此类推,我们可以实现三个彩灯不同时间的循环点亮。