计算机系统结构 指令流水线相关性实验报告
计算机系统结构实验报告
计算机系统结构实验报告一．流水线中的相关实验目的：1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点；2. 加深对计算机流水线基本概念的理解；3. 进一步了解DLX基本流水线各段的功能以及基本操作；4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响；5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。
实验平台：WinDLX模拟器实验内容和步骤：1.用WinDLX模拟器执行下列三个程序：求阶乘程序fact.s求最大公倍数程序gcm.s求素数程序prim.s分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察CPU中寄存器和存储器的内容。
熟练掌握WinDLX的操作和使用。
2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。
3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。
记录数据相关引起的暂停时钟周期数以及程序执行的总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。
在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。
重复上述3中的工作，并计算采用定向技术后性能提高的倍数。
1. 求阶乘程序用WinDLX模拟器执行求阶乘程序fact.s。
这个程序说明浮点指令的使用。
该程序从标准输入读入一个整数，求其阶乘，然后将结果输出。
该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。
实验结果：在载入fact.s和input.s之后，不设置任何断点运行。
体系结构windlx流水线实验报告
实验一基本实验----by 王琳PB072104321. 实验目的：1）熟悉计算机流水线基本概念2）了解DLX基本流水线的各段的功能3）了解各种不同指令在流水线中的实际流动情况4）对流水线做性能分析5）了解影响流水线效率的因素——数据相关、结构相关、控制相关，了解相关的种类6）了解解决数据相关的方法2. 实验平台：WinDLX仿真器WinDLX简介:●是一个图形化、交互式的DLX流水线仿真器。
●可以装入DLX汇编语言程序,然后单步,设断点或是连续执行该程序.●CPU的寄存器,流水线,I/O和存储器都可以用图形表示出来●提供了对流水线操作的统计功能.●可以装载文件名为*.s的文件.●要求的硬件平台是IBM-PC兼容机.●WinDLX是一个Windows应用程序,运行DOS3.3以上和Windows3.0以上的操作系统.●WinDLX软件包中带有说明文件及教程,可以供使用者进一步了解仿真器的使用方法和DLX处理器的原理.大家再进行实验前应该仔细阅读这些文档.3. 实验内容：1）在仿真器上分别运行单条指令：Load指令、Store指令、分支指令、寄存器ALU指令、立即数ALU指令，记录它们在流水线中的执行情况●Lw：观察此流水线时空图，可以发现：转移指令引起的延迟仅为1 clocks，另2 stalls 是trap指令引起的，这个执行结果似与不采用forwarding技术的前提相违，只能理解为对于无条件的转移指令，新的PC值在EX阶段即已被写入。
●Sw：●Beqz：由此图可见，对于分支指令，总是用not-taken的策略来处理，并且也认为新的PC值也在EX阶段即已被写入，且cond条件也在EX段被算出（这显然是一个极不合理的假设，究竟为何分支指令的延迟为1 stall有待进一步探究）●寄存器ALU指令●立即数ALU指令2）仿真器运行一段无相关的程序，记录它的执行情况，计算流水线的加速比、吞吐率与效率。
北邮计算机系统结构实验报告
高级计算机系统结构实验报告实验二指令流水线相关性分析实验三DLX处理器程序设计实验四代码优化实验五循环展开专业计算机科学与技术班级2015姓名学号2015实验二指令流水线相关性分析1. 实验目的：通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。
2. 实验设备环境：2.1 WinDLX模拟器可以装入DLX汇编语言程序，然后单步、设置断点或者连续执行该程序；2.2 CPU的寄存器、流水线、I/O和存储器都可以使用图形的方式表示出来；2.3 模拟器还提供了对流水线操作的统计功能；2.4 该模拟器对理解流水线和RISC处理器的特点很有帮助；2.5 所有浮点运算部件的延时都设定为4个周期；3. 实验原理：指令流水线中主要有结构相关、数据相关、控制相关。
相关影响流水线性能。
3.1数据相关定义：原有先后顺序的两条指令（I1，I2)在对共享变量（位置）进行读、写时，指令流水线中实际完成的读、写顺序与原有顺序不一致，导致流水线输出错误。
三类数据相关：写读(WR)相关读写(RW)相关写写(WW)相关解决方法技术：1.使某些流水线指令延迟、停顿一或多个周期。
2.双端口存储器:如果指令和数据放在同一个存储器。
3.设置两个存储器：一个数据存储，一个为指令存储器。
4.软件优化编译：通过指令重新排序，消除数据相关。
5.定向技术：又称旁路技术或专用通路技术，是使后续指令提前得到前指令的运算结果(适合ALU类指令）3.2结构相关定义：如果某指令在流水线重叠执行过程中，硬件资源满足不了指令重叠执行的要求，会产生资源冲突或竞争，称为流水线结构相关解决方法技术：1.延迟技术：使某些指令延迟、停顿一或多个时钟周期2.双端口存储器：允许同时读两个数据或指令3.设置双存储器（哈弗结构）：一个数据存储，一个指令存储。
4软件优化编译：通过指令重新排序消除结构相关。
计算机系统结构实验报告
计算机系统结构实验报告一．流水线中的相关实验目的：1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点；2. 加深对计算机流水线基本概念的理解；3. 进一步了解DLX基本流水线各段的功能以及基本操作；4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响；5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。
实验平台：WinDLX模拟器实验内容和步骤：1.用WinDLX模拟器执行下列三个程序：求阶乘程序fact.s求最大公倍数程序gcm.s求素数程序prim.s分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察CPU中寄存器和存储器的内容。
熟练掌握WinDLX的操作和使用。
2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。
3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。
记录数据相关引起的暂停时钟周期数以及程序执行的总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。
在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。
重复上述3中的工作，并计算采用定向技术后性能提高的倍数。
1. 求阶乘程序用WinDLX模拟器执行求阶乘程序fact.s。
这个程序说明浮点指令的使用。
该程序从标准输入读入一个整数，求其阶乘，然后将结果输出。
该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。
实验结果：在载入fact.s和input.s之后，不设置任何断点运行。
计算机体系结构实训课程学习总结指令级并行与流水线设计
计算机体系结构实训课程学习总结指令级并行与流水线设计在计算机科学与技术领域中，计算机体系结构是一门关于计算机硬件与软件的核心学科。
在我修习的计算机体系结构实训课程中，我学习了指令级并行与流水线设计，掌握了该领域的核心概念与技术，下面是我对该课程的学习总结和心得体会。
一、指令级并行概述指令级并行是指在一个周期内同时执行多条指令，以减少指令的执行时间，提高计算机的性能。
在学习指令级并行的过程中，我了解了计算机指令的基本原理及其执行过程。
通过学习指令流水线、数据前推、乱序执行等技术，我深入理解了指令级并行的优势和实现方法。
在实训过程中，我通过搭建指令级并行的实验平台，进行了仿真实验和性能分析。
通过比较顺序执行和指令级并行执行的效果，我发现指令级并行可以大幅度提高计算机的执行效率。
而在实现指令级并行时，我也面临了一些挑战，如数据相关、控制相关等问题，但通过优化代码和调整指令执行顺序，我成功地解决了这些问题。
这个过程让我深刻体会到指令级并行设计的重要性和技术难点。
二、流水线设计与优化流水线设计是指将计算机指令的执行过程划分为多个阶段，并使不同阶段的指令并行执行，从而提高计算机的吞吐量。
在学习流水线设计的过程中，我深入了解了流水线的原理、特点和结构。
通过学习流水线的组织方式、数据冒险、控制冒险等问题，我掌握了流水线设计的关键技术。
在实验中，我设计了一个基于流水线的简单计算机，并通过编写适当的指令集和流水线寄存器，实现了流水线的功能。
通过性能测试，我发现流水线设计可以显著提高计算机的执行效率和吞吐量。
然而，我也发现了一些流水线设计中的问题，比如分支预测错误、资源冲突等，这些问题对流水线的性能产生了负面影响。
通过调整分支预测策略和添加冲突检测机制，我成功地进行了优化，提高了流水线设计的性能。
三、实训过程中的收获与反思通过学习指令级并行与流水线设计，我不仅极大地提高了对计算机体系结构的理解和掌握，还培养了解决实际问题的能力。
计算机系统结构winDLX流水线实验报告
计算机科学与技术学院《计算机体系结构》课程实验学号：班级：专业：学生姓名：年月日实验报告seqi r5,r3,10下面两条指令中，因为加法指令要读r1，而执行到此操作时乘法指令仍对r进行操作，因此出现了数据相关multu r1,r1,r4add r1,r1,r3图1 数据相关（2）控制相关：以图2中出现的控制相关为例下面两条指令中，因为第一条指令出现跳转指令时，存储指令的取指将作废，所以出现控制相关jal InputUnsignedsw PrintfValue(r3),r1图2 控制相关（3）结构相关：以图3中出现的结构相关为例下面两条指令中，因为当第二条乘法指令需要使用乘法器时，第一条乘法指令仍在使用乘法器，所以出现结构相关mult r2,r0,r0mult r3,r0,r0图3 结构相关3、主程序Variance.s的代码.data ;.data标识下面的数据放在数据区中;输入语句，指示你输入要求多少个数的方差Prompt: .asciiz "Please input An integer which is array's size value>0: ";输入语句，指示你输入要求方差的数PromptLast: .asciiz "Please input the integer :";输出格式，表示求出的方差按什么格式输出PrintfFormat: .asciiz "the Variance is : %g ";表示下面采用字对齐.align 2;求出方差存入r11中div r11,r2,r8output:;将方差存入Variance所指存储空间中sw Variance,r11;转换为双精度并输出lf f2,Variancecvti2d f0,f2sd Printf,f0addi r14,r0,PrintfPartrap 5 ;调用中断，格式化输出转化为标准输出over:trap 0 ;调用系统中断，0表示程序执行结束4、样例输出，以图4中数据为例输入需要求方差数的个数为4，4个数分别为3，5，6，2，输出结果为2图4 输出界面5、尽量减少和消除程序中出现的相关。
计算机体系结构实验报告——实验二
计算机体系结构实验报告——实验二1.实验目的：通过本实验，熟练掌握WinDLX模拟器的操作和使用，清楚WinDLX五段流水线在执行具体程序时的流水情况，熟悉DLX指令集结构及其特点。
2.实验内容：(1)用WinDLX模拟器执行程序gcm.s。
该程序从标准输入读入两个整数，求他们的greatest common measure，然后将结果写到标准输出。
该程序中调用了input.s中的输入子程序。
(2).给出两组数6、3和6、1，分别在main+0x8(add r2,r1,r0)、gcm.loop(seg r3,r1,r2)和result+0xc(trap0x0)设断点，采用单步和连续混合执行的方法完成程序，注意中间过程和寄存器的变化情况，然后单击主菜单execute/display dlx-i/0,观察结果。
3.实验程序求最大公约数程序：gcm.s;***********WINDLX Ex.1:Greatest common measure*************;------------------------------------------------------------------------;Program begins at symbol main;requires module INPUT;Read two positive integer numbers from stdin,calculate the gcm;and write the result to stdout;------------------------------------------------------------------------.data;***Prompts for inputPrompt1:.asciiz“First Number:”Prompt2:.asciiz“Second Number:“;***Data for printf-TrapPrintfFormat:.asciiz“gcM=%d\n\n”.align2PrintfPar:.word PrintfFormatPrintfValue:.space4.text.global mainmain:;***Read two positive integer numbers into R1and R2 addi r1,r0,Prompt1jal InputUnsigned;read uns.-integer into R1add r2,r1,r0;R2<-R1addi r1,r0,Prompt2jal InputUnsigned;read uns.-integer into R1Loop:;***Compare R1and R2seq r3,r1,r2;R1==R2?bnez r3,Resultsgt r3,r1,r2;R1>R2?bnez r3,r1Greaterr2Greater:;***subtract r1from r2sub r2,r2,r1j Loopr1Greater:;***subtract r2from r1sub r1,r1,r2j LoopResult:;***Write the result(R1)sw PrintfValue,r1addi r14,r0,PrintfPartrap5;***endtrap0该程序中调用了input.s中的输入子程序。
计算机体系结构实验报告
实验一流水线中的相关一．实验目的1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点；2. 加深对计算机流水线基本概念的理解；3. 进一步了解DLX基本流水线各段的功能以及基本操作；4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响；5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。
二．实验平台WinDLX模拟器三．预备知识1. WinDLXWinDLX模拟器是一个图形化、交互式的DLX流水线模拟器，能够演示DLX流水线是如何工作的。
该模拟器可以装载DLX汇编语言程序（后缀为“.s”的文件），然后单步、设断点或是连续执行该程序。
CPU的寄存器、流水线、I/O和存储器都可以用图形表示出来，以形象生动的方式描述DLX流水线的工作过程。
模拟器还提供了对流水线操作的统计功能，便于对流水线进行性能分析。
有关WinDLX的详细介绍，见WinDLX教程。
2. 熟悉WinDLX指令集和WinDLX源代码的编写3. 复习和掌握教材中相应的内容（1）DLX基本流水线（2）流水线的结构相关与数据相关结构相关：当指令在重叠执行过程中，硬件资源满足不了指令重叠执行的要求，发生资源冲突时，将产生“结构相关”。
数据相关：当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行时，就可能引起“数据相关”。
（3）定向技术的主要思想：在发生数据相关时，等待前面计算结果的指令并不一定真的马上就用到该计算结果，如果能够将该计算结果从其产生的地方直接送到其他指令需要它的地方，就可以避免暂停。
四．实验内容及结果1. 用 WinDLX 模拟器执行下列三个程序（任选一个）：求阶乘程序 fact.s求最大公倍数程序 gcm.s求素数程序 prim.s分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察CPU 中寄存器和存储器的内容。
熟练掌握WinDLX 的操作和使用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
指令流水线相关性
实验报告
计算机02班
2012年5月13日
一．实验目的
通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。
二．实验设备环境
WinDLX模拟器可以装入DLX汇编语言程序，然后单步、设置断点或者连续执行该程序。
CPU的寄存器、流水线、I/O和存储器都可以使用图形的方式表示出来。
模拟器还提供了对流水线操作的统计功能。
该模拟器对理解流水线和RISC处理器的特点很有帮助。
三．实验原理
指令流水线中主要有结构相关、数据相关、控制相关。
相关影响流水线性能。
数据相关：由于流水线中各条指令的重叠操作使得原来对操作数的访问顺序发生了变化而导致了数据相关的冲突。
控制相关：由条件转移指令引起的相关。
结构相关：多条指令进入流水线后在同一机器周期内争用同一
功能部件所发生的冲突。
四．实验步骤
程序中出现的数据相关:
（1）截图及分析：
lbu r3,0x0(r2)需要在执行IntEX周期之后才能将r3值传送给seqi指令，而后续指令seqi r5,r3,0x0a在ID周期读取r3寄存器的值，故seqi r5,r3,0x0a与lbu r3,0x0(r2)发生了读写相关。
所以为了避免冲突，将seqi r5,r3,0x0a指令的intEx延迟一个周期执行。
( 2 )相关指令组合：
lbu r3,0x0(r2)
seqi r5,r3,0x0a
程序中出现的结构相关：
（1）截图及分析：
addi r2,r2,0x1该指令与它的上一条指令add r1,r1,r3发生了结构相关。
由于add r1,r1,r3与其上一条指令multu r1,r1,r4发生了数据相关，在ID段需要暂停4个周期。
因此add r1,r1,r3不能进入intEX段，所以addi r2,r2,0x1就不能进入ID段。
指令译码器发生争用情况，因此addi r2,r2,0x1与add r1,r1,r3发生了结构相关。
addi r2,r2,0x1的information窗口信息如下图所示：
（2）相关指令组合：
add r1,r1,r3
addi r2,r2,0x1
五．实验总结
这次实验，通过观察程序中出现的数据相关、结构相关，加深了我对流水线的认识，以及对WINDLX软件功能的使用。
流水线技术确实可以大幅提高计算机的执行效率，但是流水线技术本身也有不可避免的问题。
比如发生数据相关，控制
相关，结构相关，都会造成延迟，影响执行效率。
我觉得，如果要将流水线的执行效率发挥到最高水平，除了采用一些硬件上的设备和技术，还可以进行人工分析，对代
码进行优化处理。