数字电子技术基础 第6章 时序逻辑电路.ppt
合集下载
数字电子技术基础全套ppt课件
输出方程
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
第六章时序逻辑电路-丽水学院
第六章 时序逻辑电路（14课时）本章教学目的、要求：1．掌握时序逻辑电路的分析方法。
2．掌握常用时序逻辑部件：寄存器、移位寄存器、由触发器构成的同步二进制递 增计数器和异步十进制递减计数器，及由集成计数器构成任意进制计数器。
3．熟悉常用中规模集成时序逻辑电路的逻辑功能及使用方法。
4．掌握同步时序逻辑电路的设计方法。
重点：时序逻辑电路在电路结构和逻辑功能上的特点；同步时序逻辑电路的分析方法；常用中规模集成时序逻辑电路的逻辑功能及使用方法；由集成计数器构成任意进制计数器。
难点：同步时序逻辑电路的设计方法第一节 概述（0.5课时）一、定义：1．定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。
2．例：串行加法器：指将两个多位数相加时，采取从低位到高位逐位相加的方式完成相加运算。
需具备两个功能：将两个加数和来自低位的进位相加， 记忆本位相加后的进位结果。
全加器执行三个数的相加运算， 存储电路记下每次相加后的运算结果。
CP a i b i c i-1(Q ) s i c i (D )0 a 0 b 0 0 s 0 c 0 1 a 1 b 1 c 0 s 1 c 1 2 a 2 b 2 c 1 s 2 c2 3．结构上的特点：①时序逻辑电路通常包含组合电路和存储电路两部分，存储电路（触发器）是必不可少的；②存储器的输出状态必须反馈到组合电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。
∑CI COCLKC1<1DQ 'Qia ic i-1c ib is 串行加法器电路二、时序电路的功能描述原状态：q1, q2, …, q l新状态：q1*，q2 *，…，q l*1．逻辑表达式。
Y = F [X，Q] 输出方程。
Z = G [X，Q] 驱动方程（或激励方程）。
Q* = H [Z，Q] 状态方程。
2．状态表、状态图和时序图。
三、时序电路的分类1. 按逻辑功能划分有：计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
第06章时序逻辑电路习题解
[题6.20]分析图P 6.20给出的电路，说明这是多少进制的计数器，两片之间是多少进制。 74LSl61的功能表见表6.3.4。
解：这是采用整体置数法接成的计数器。 在出现LD'=0信号以前，两片74LSl61均按十六进制计数。即第(1)片到第(2) 片为十六进制。当第(1)片计为2，第(2)片计为5时产生LD'=0信号，待下一个 CLK信号到达后两片74LSl61同时被置零，总的进制为 5 X 16+2+1=83 故为八十三进制计数器。
图A 6.12
[题6.13]试分析图P 6.13的计数器在M=1和M=0时各为几进制。
解：图P6.13电路是采用同步置数法用74160接成的可变进制计数器。在M=1的 状态下，当电路进入Q3Q2Q1Q0=1001(九)以后，LD'=0。下一个CLK到达时将 D3D2D1D0=0100(四)置入电路中，使Q3Q2Q1Q0=0100，再从0100继续作加 法计数。因此，电路在0100到1001这六个状态间循环，构成六进制计数器。同 理，在M=0的情况下，电路计到1001后置入0010(二)，故形成八进制计数器。
[题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说 明电路实现的功能。A为输入变量。
解：由电路图写出驱动方程为 J1=K1=1 J2=K2=A Q1 将上述驱动方程代入JK触发器的特性方程，得到状态方程 Q1*=Q1' Q2*=A Q1 Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如图A 6.6所示。因为不存在无效 状态，所以电路不存在自启动与否的问题。 当A=0时电路对CLK脉冲作二进制加法计数，A=1时作二进制减法计数。
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
第6章_时序逻辑电路
数字电子技术（第5版）第6章时序逻辑电路1.(334)利用（）可以把集成计数器设计成初态不为零的计数器。
答案.反馈置数法2.(318)时序逻辑电路由( ) 和( ) 两部分组成。
答案.组合电路存储电路3.(337)一个4位的扭环形计数器有（）个状态。
答案. 84.(335)集成计数器的级联方式有（）和（）两种方式。
答案.异步同步5.(333)利用（）和（）可以改变集成计数器的计数长度。
答案.反馈归零法反馈置数法6.(332)一个模为24的计数器，能够记录到的最大计数值是（）。
答案. 237.(331)计数器的模表示计数器的（）计数长度。
答案.最大8.(329)构成时序电路的各触发器的时钟输入端都接在一起，这种时序电路称为（）。
答案.同步时序电路9.(328)时序电路的输出不仅与电路的（）有关，还与电路的（）有关。
答案.现态输入信号10.(327)摩尔型时序电路的输出仅由电路的（）决定，而与电路的( ) 无关。
（注：教材中没有讲述摩尔型电路的概念，故删去此题）答案.现态输入信号11.(326) 时序逻辑电路的功能描述有 ( ) 、 ( ) 、 ( ) 、 ( ) 。
答案. 逻辑方程式 状态表 状态图 时序图12.(330) 异步时序电路中的各触发器的状态转换 （ ）同一时刻进行的。
答案. 不是在13.(336) 一个4位的环形计数器有（ ）个状态。
答案. 414.(325) 时序逻辑电路可分为 （ ） 和 ( ) 两大类。
答案. 同步时序电路 异步时序电路15.(354) 分析如图7307所示电路，说明其功能。
图7307输 入输 出CR LD T CT P CT CP 3D 2D 1D 0D 3Q 2Q 1Q 0QCO0 × × × × × × × × 000 10××↑3d 2d 1d 0d 3d 2d 1d 0d1111↑×××× 计数 110×××××× 保持 11××××××保持答案. 经分析知，采用了74LS160的同步置数功能。
数字电子技术 时序逻辑电路的分析与设计 国家精品课程课件
《数字电子技术》精品课程——第6章
FF0
FF1
1J
Q0 1J
Q1
时序逻辑电路的分析与设计
&Z
FF2
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
➢驱动方程：
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
② 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
简化状态图（表）中各个状态。 （4）选择触发器的类型。
（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。
（6）根据输出方程和驱动方程画出逻辑图。
返回 （7）检查电路能否自启动。
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
2．同步计数器的设计举例
驱动方程： T1 = X T2 = XQ1n
输出方程: Z= XQ2nQ1n
（米利型）
2.写状态方程
T触发器的特性 方程为：
Qn1 TQn TQn
Q 1nQ1QX21nn TX1QQ1n1nXTQX11nQ1n X Q1n
Q1n
Qn1 2
T2 Q2n
T2Qn2
T Q n 将T1、 T2代入则得X到Q两1n Q2n XQ1nQn2
0T1 = X0 0 0 0 0 0
0
求T1、T2、Z
0T2
0
=ZX=01QX1nQ10 2nQ010n
0 0
0 1
1 0
0 0
由状态方程
求Q2n+1 、 Q1n+1
清华大学《数字电子技术基本教程》教学课件.pptx
Mealy型：Y F ( X , Q) Moore型：Y F (Q)
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
《数字电子技术基本教程》
6.3.3 计数器
• 用于计数、分频、定时、产生节拍脉冲等
• 分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减
……
1. 异步计数器
异步二进制加法计数器 在末位+1时，从低位到高位逐位进 位方式工作。 原则：每1位从“1”变“0”时，向高
6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还
与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基本教程》
二、时序电路的一般结构形式与功能描述方法
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
《数字电子技术基本教程》
6.3.3 计数器
• 用于计数、分频、定时、产生节拍脉冲等
• 分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减
……
1. 异步计数器
异步二进制加法计数器 在末位+1时，从低位到高位逐位进 位方式工作。 原则：每1位从“1”变“0”时，向高
6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还
与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基本教程》
二、时序电路的一般结构形式与功能描述方法
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
clk=1 期间，需 要寄存的数 据从D0D1送 入Q0=D0， Q1=D1
P273 图6.3.1-------74LS75 同步D触发器组成的4位寄存器 图6.3.2-------74HC175 边沿D触发器组成的4位寄存器
21
二、移位寄存器 功能：⑴存储代码
⑵移位：在移位脉冲作用下代码可依次左移或右移。 因此，移位寄存器不但可以用来寄存代码，还可以用来 实现数据的串行-并行转换，数值的运算及数据处理等。 移位寄存器有单向移位寄存器和双向移位寄存器。
20100 30110 41000 51010 61101 70000 01111 10000
9
(4)由状态表画出状态转换图：
“→”代表转换方向，输入变量写在斜线之上，输出写在斜 线之下。状态转换图可以更形象的表示时序电路的逻辑功能。
CLK Q3 Q2 Q1 Y 00000 10010 20100 30110 41000
第六章 时序逻辑电路
重点内容
时序逻辑电路的分析方法 若干常用时序逻辑电路
集成计数器及其应用 时序逻辑电路的设计方法
1
6.1 概述
一、特点：任一时刻的输出信号不仅取决于当时的输入信 号，而且还与电路原来的状态有关。
电路结构上的特点： 1. 时序电路包含组合电路和存储电路两个组成部分， 而存储电路必不可少。 2. 存储电路的输出状态必须反馈到输入端，与输入信 号一起共同决定组合电路的输出。
单向移位寄存器：
*
QD*00=DDII QD11=QQ00 Q*
D22=QQ11
Q*
D33=QQ22
分析：CLK0=CLK1=CLK2=CLK3=CLK
Q*=D
22
Q* 0 DI
Q*
1 Q0
Q*
2 Q1
Q* 3 Q2
送入数据1011
CLK DI 00 11 20 31 41
clk
t
Q1
t
Q2
t
Q3
Y
t
t
11
例2 (P266) 分析下图时序逻辑电路的功能,写出电路的 驱动方程,状态方程和输出方程,画出状态转换图
(1)写方程: 时钟：clk1=clk2=clk
驱动： D1 Q1
D2 A Q1 Q2
特性： Q* D
输出：Y [( AQ1Q2 ) ( AQ1Q2 )] AQ1Q2 AQ1Q2
Q1
6 7
0 0
1 1
1 1
0 1
0 0
Q3* Q2Q1Q3 Q0
8
1
0
0
0
0
9
1
0
0
1
1
10
0
0
0
0
0
0
1
0
1
0
0
1
1
0
1
1
1
2
0
1
0
0
0
0
1
1
0
0
0
1
1
1
0
1
1
2
0
1
0
0
0
0
1
1
1
0
0
1
1
1
1
1
1
2
0
0
0
0
0 19
6.3 若干常用的时序逻辑电路
例如：
6.3.1寄存器和移位寄存器 一、寄存器
在同步时序电路中，所有触发器的状态变化都是在同一 时钟信号作用下同时发生的。而在异步时序电路中，各触发 器状态的变化不是同时发生，而是有先有后。
根据输出信号的特点将时序电路分为：米利（Mealy）型 和穆尔（Moore）型两大类。
Mealy: Y=F（X，Q）
输出信号不仅取决于存储电路的状态，还取决于输入变量
Q0 Q1 Q2 Q3 00 00 10 00 01 00 10 10
11 01
在CLK作用下，数据从左向右逐次移位。
01 0 1 1 00 1 0 1 00 0 1 0 00 0 0 1
23
双向移位寄存器 常用的集成4位双向移位寄存器是74LS194
4选1数据选择器： Y ( A1' A0' D0 A1' A0D1 A1 A0' D2 A1 A0 D3 ) S 控制端 S'
0101
1100
/0
1101
(5)总结功能 这是一个异步Moore型十进制加法计数器，能自启动。
18
或：
CLK
Q3
Q2
Q1
Q0
C
0
0
0
0
0
0
1
0
0
0
1
0
C=Q0Q3
2
0
0
1
0
0
Q0* Q0 CLK
3 4
0 0
0 1
1 0
1 0
0 0
Q1* Q3Q1 Q0
5
0
1
0
1
0
Q2* Q2
时序电路的典型电路有：寄存器，移位寄存器，计数器 等，其分析方法比组合电路更复杂些，要引进一些新方法。
6
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析 分析: 给定电路→电路的逻辑功能
即 找出电路的状态Q*和输出的状态Y在输入变量和时钟信 号作用下的变化规律.
步骤：
电 路
画
时钟方程
J3 Q1Q2
K3 Q2
特性方程: Q* JQ KQ
输出方程: Y=Q2Q3
(2)求状态方程: Q1* (Q2Q3 ) Q1 Q2* Q1Q2 Q1Q3Q2 Q3* Q1Q2Q3 Q2Q3
8
(3)由状态方程和输出方程求状态表
Q1* (Q2Q3 ) Q1 Q2* Q1Q2 Q1Q3Q2 Q3* Q1Q2Q3 能：是一个同步四进制加减可
Q2* Q2
Q1* Q1 00 01 11 10
A /Y
控（逆）计数器 A=0时，四进制加法计数
0
01 10 00/1 11
A=1时，四进制减法计数
1 11/1 00 10 01 (6)时序图：（两个周期都要画出）
CLK
1
2
3
4
5
6
7
8
A
t
Q1
t
t Q2
（2）求状态方程
Q1* Q1' Q2* A Q1 Q2
12
（3）由状态方程和输出方程 求状态转换表
(4)状态图
Q1* Q1' Q2* A Q1 Q2 Y AQ1Q2 AQ1Q2
A Q2 Q1 Q2* Q1* Y 0000 1 0 0011 0 0 0101 1 0 0110 0 1 1001 1 1 1010 0 0 1100 1 0 1111 0 0
y
j
f j ( x1, x2 ,
, xi , q1, q2 ,
, ql )
z1 g1( x1 , x2 , , xi , q1 , q2 , , ql )
q1* h1(z1 , z2 , , zi , q1 , q2 , , ql )
输出方程Y F( X ,Q)
驱动方程Z G( X ,Q)
Moore: Y=F（ Q ）
输出信号仅仅取决于存储电路的状态。 穆尔型电路只不过是米利型电路的特例而已。
5
如：P262 P266 P270
图6.2.1 同步Moore型时序电路 图6.2.3 同步Mealy型时序电路 图6.2.10 异步Moore型时序电路
时序电路在工作时是在电路的有限个状态间按一定的规律转 换的，又将时序电路称为状态机。
Y Q2 Q3
状态表的另一画法：
CLK Q3 Q2 Q1 Y 00000 10010
Q3 Q2 Q1 Q3* Q2* Q1* Ｙ
0 0 00 01 0 0 0 10 1 0 0 0 1 00 11 0 0 1 11 0 0 0 1 0 01 0 1 0 1 0 11 1 0 0 1 1 00 0 0 1 1 1 10 00 1
输出方程： C=Q0Q3
（2）把驱动方程代入特性方程求出状态方程
Q0* Q0 clk0 Q1* Q3Q1 clk1 Q2* Q2 clk2 Q3* Q2Q1Q3 clk3
Q0* Q0
CLK
Q1* Q3Q1
Q0
Q2* Q2
Q1
Q3* Q2Q1Q3 Q0
数
D0
据 输
D1
Y
入 端
D2
D3
地
址
A0
输
入 端
A1
24
74LS194
DIR:右移串行输入 DIL:左移串行输入 D0、D1、D2、D3:并行输入 S1S0:工作状态控制端
R'D:清零端 Q0Q1Q2Q3:并行输出端 CLK：移位脉冲，上升沿触发
25
集成双向移位寄存器74LS194功能表：
R'D
S1
S0
工作状态
0
×
× 置零
1
0
0
保持
1
0
1
右移
1
1
0
左移
1
1
1
并行输入
VCC Q0 Q1 Q2 Q3 CLK S1 S0
DIR D0 D1 D2 D3 DIL
16
9
S1
CLK
74LS194
S0
74LS194
P273 图6.3.1-------74LS75 同步D触发器组成的4位寄存器 图6.3.2-------74HC175 边沿D触发器组成的4位寄存器
21
二、移位寄存器 功能：⑴存储代码
⑵移位：在移位脉冲作用下代码可依次左移或右移。 因此，移位寄存器不但可以用来寄存代码，还可以用来 实现数据的串行-并行转换，数值的运算及数据处理等。 移位寄存器有单向移位寄存器和双向移位寄存器。
20100 30110 41000 51010 61101 70000 01111 10000
9
(4)由状态表画出状态转换图：
“→”代表转换方向，输入变量写在斜线之上，输出写在斜 线之下。状态转换图可以更形象的表示时序电路的逻辑功能。
CLK Q3 Q2 Q1 Y 00000 10010 20100 30110 41000
第六章 时序逻辑电路
重点内容
时序逻辑电路的分析方法 若干常用时序逻辑电路
集成计数器及其应用 时序逻辑电路的设计方法
1
6.1 概述
一、特点：任一时刻的输出信号不仅取决于当时的输入信 号，而且还与电路原来的状态有关。
电路结构上的特点： 1. 时序电路包含组合电路和存储电路两个组成部分， 而存储电路必不可少。 2. 存储电路的输出状态必须反馈到输入端，与输入信 号一起共同决定组合电路的输出。
单向移位寄存器：
*
QD*00=DDII QD11=QQ00 Q*
D22=QQ11
Q*
D33=QQ22
分析：CLK0=CLK1=CLK2=CLK3=CLK
Q*=D
22
Q* 0 DI
Q*
1 Q0
Q*
2 Q1
Q* 3 Q2
送入数据1011
CLK DI 00 11 20 31 41
clk
t
Q1
t
Q2
t
Q3
Y
t
t
11
例2 (P266) 分析下图时序逻辑电路的功能,写出电路的 驱动方程,状态方程和输出方程,画出状态转换图
(1)写方程: 时钟：clk1=clk2=clk
驱动： D1 Q1
D2 A Q1 Q2
特性： Q* D
输出：Y [( AQ1Q2 ) ( AQ1Q2 )] AQ1Q2 AQ1Q2
Q1
6 7
0 0
1 1
1 1
0 1
0 0
Q3* Q2Q1Q3 Q0
8
1
0
0
0
0
9
1
0
0
1
1
10
0
0
0
0
0
0
1
0
1
0
0
1
1
0
1
1
1
2
0
1
0
0
0
0
1
1
0
0
0
1
1
1
0
1
1
2
0
1
0
0
0
0
1
1
1
0
0
1
1
1
1
1
1
2
0
0
0
0
0 19
6.3 若干常用的时序逻辑电路
例如：
6.3.1寄存器和移位寄存器 一、寄存器
在同步时序电路中，所有触发器的状态变化都是在同一 时钟信号作用下同时发生的。而在异步时序电路中，各触发 器状态的变化不是同时发生，而是有先有后。
根据输出信号的特点将时序电路分为：米利（Mealy）型 和穆尔（Moore）型两大类。
Mealy: Y=F（X，Q）
输出信号不仅取决于存储电路的状态，还取决于输入变量
Q0 Q1 Q2 Q3 00 00 10 00 01 00 10 10
11 01
在CLK作用下，数据从左向右逐次移位。
01 0 1 1 00 1 0 1 00 0 1 0 00 0 0 1
23
双向移位寄存器 常用的集成4位双向移位寄存器是74LS194
4选1数据选择器： Y ( A1' A0' D0 A1' A0D1 A1 A0' D2 A1 A0 D3 ) S 控制端 S'
0101
1100
/0
1101
(5)总结功能 这是一个异步Moore型十进制加法计数器，能自启动。
18
或：
CLK
Q3
Q2
Q1
Q0
C
0
0
0
0
0
0
1
0
0
0
1
0
C=Q0Q3
2
0
0
1
0
0
Q0* Q0 CLK
3 4
0 0
0 1
1 0
1 0
0 0
Q1* Q3Q1 Q0
5
0
1
0
1
0
Q2* Q2
时序电路的典型电路有：寄存器，移位寄存器，计数器 等，其分析方法比组合电路更复杂些，要引进一些新方法。
6
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析 分析: 给定电路→电路的逻辑功能
即 找出电路的状态Q*和输出的状态Y在输入变量和时钟信 号作用下的变化规律.
步骤：
电 路
画
时钟方程
J3 Q1Q2
K3 Q2
特性方程: Q* JQ KQ
输出方程: Y=Q2Q3
(2)求状态方程: Q1* (Q2Q3 ) Q1 Q2* Q1Q2 Q1Q3Q2 Q3* Q1Q2Q3 Q2Q3
8
(3)由状态方程和输出方程求状态表
Q1* (Q2Q3 ) Q1 Q2* Q1Q2 Q1Q3Q2 Q3* Q1Q2Q3 能：是一个同步四进制加减可
Q2* Q2
Q1* Q1 00 01 11 10
A /Y
控（逆）计数器 A=0时，四进制加法计数
0
01 10 00/1 11
A=1时，四进制减法计数
1 11/1 00 10 01 (6)时序图：（两个周期都要画出）
CLK
1
2
3
4
5
6
7
8
A
t
Q1
t
t Q2
（2）求状态方程
Q1* Q1' Q2* A Q1 Q2
12
（3）由状态方程和输出方程 求状态转换表
(4)状态图
Q1* Q1' Q2* A Q1 Q2 Y AQ1Q2 AQ1Q2
A Q2 Q1 Q2* Q1* Y 0000 1 0 0011 0 0 0101 1 0 0110 0 1 1001 1 1 1010 0 0 1100 1 0 1111 0 0
y
j
f j ( x1, x2 ,
, xi , q1, q2 ,
, ql )
z1 g1( x1 , x2 , , xi , q1 , q2 , , ql )
q1* h1(z1 , z2 , , zi , q1 , q2 , , ql )
输出方程Y F( X ,Q)
驱动方程Z G( X ,Q)
Moore: Y=F（ Q ）
输出信号仅仅取决于存储电路的状态。 穆尔型电路只不过是米利型电路的特例而已。
5
如：P262 P266 P270
图6.2.1 同步Moore型时序电路 图6.2.3 同步Mealy型时序电路 图6.2.10 异步Moore型时序电路
时序电路在工作时是在电路的有限个状态间按一定的规律转 换的，又将时序电路称为状态机。
Y Q2 Q3
状态表的另一画法：
CLK Q3 Q2 Q1 Y 00000 10010
Q3 Q2 Q1 Q3* Q2* Q1* Ｙ
0 0 00 01 0 0 0 10 1 0 0 0 1 00 11 0 0 1 11 0 0 0 1 0 01 0 1 0 1 0 11 1 0 0 1 1 00 0 0 1 1 1 10 00 1
输出方程： C=Q0Q3
（2）把驱动方程代入特性方程求出状态方程
Q0* Q0 clk0 Q1* Q3Q1 clk1 Q2* Q2 clk2 Q3* Q2Q1Q3 clk3
Q0* Q0
CLK
Q1* Q3Q1
Q0
Q2* Q2
Q1
Q3* Q2Q1Q3 Q0
数
D0
据 输
D1
Y
入 端
D2
D3
地
址
A0
输
入 端
A1
24
74LS194
DIR:右移串行输入 DIL:左移串行输入 D0、D1、D2、D3:并行输入 S1S0:工作状态控制端
R'D:清零端 Q0Q1Q2Q3:并行输出端 CLK：移位脉冲，上升沿触发
25
集成双向移位寄存器74LS194功能表：
R'D
S1
S0
工作状态
0
×
× 置零
1
0
0
保持
1
0
1
右移
1
1
0
左移
1
1
1
并行输入
VCC Q0 Q1 Q2 Q3 CLK S1 S0
DIR D0 D1 D2 D3 DIL
16
9
S1
CLK
74LS194
S0
74LS194