分析影响cache命中率的因素
cache的基本原理(一)
cache的基本原理(一)Cache的基本原理什么是CacheCache（缓存）是计算机系统中一种提高数据访问效率的技术。
它通过将经常访问的数据存储在速度更快的存储介质中，以便快速获取，从而加快系统的响应速度。
Cache的作用1.提高数据访问速度：Cache能够将数据存储在速度更快的存储介质中，以便快速获取。
相比于从较慢的主存（RAM）中读取数据，从Cache中读取数据的速度更快，从而提高了系统的响应速度。
2.减轻系统负载：Cache能够减轻对主存的访问压力，从而减轻了整个系统的负载。
当数据被缓存到Cache中时，对该数据的访问将不再需要访问主存，从而减少了主存的读写操作，提高了整个系统的效率。
Cache的基本原理Cache的基本原理可以概括为以下几个步骤：1.检查数据是否在Cache中：当系统需要访问某个数据时，首先会检查该数据是否已经存储在Cache中。
如果在Cache中找到了需求的数据，则无需从主存中读取，直接从Cache中获取数据。
2.数据未在Cache中：如果需要的数据不在Cache中，则需要从主存中读取。
同时，系统会将该数据从主存读取到Cache中，以便下次快速访问。
通常会采用一定的缓存算法（如LRU）来选择适合替换的数据，确保Cache的空间被合理利用。
3.数据写回主存：当Cache中的数据被修改后，系统会在合适的时机将修改后的数据写回主存。
这样可以保证数据的一致性，并且避免数据的丢失。
Cache的命中率Cache的命中率是评估Cache性能的重要指标。
它表示在访问数据时，该数据已经在Cache中的概率。
命中率越高，越能够提高系统的响应速度。
Cache的命中率可以通过以下公式计算：命中率 = 命中次数 / 总访问次数提高Cache命中率的方法为了提高Cache的命中率，可以采取以下方法：•提高Cache容量：增加Cache的容量可以存储更多的数据，从而减少Cache缺失的概率，提高命中率。
浅析Cache命中率与块的大小之间的关系
浅析Cache命中率与块的大小之间的关系作者：艾维丽来源：《价值工程》2011年第32期Analysis of the Relationship between the Cache Hit Rate and the Size of the BlockAi Weili（四川大学，成都 610225）（Sichuan University，Chengdu 610225，China）摘要：本篇文章简单介绍了Cache对计算机的重要性，由此引出了Cache命中率，并着重讨论了Cache块的大小对Cache命中率的影响。
Abstract: This article briefly describes the importance of Cache on the computer, which leads to the Cache hit rate, and focuses on the impact of block size on Cache hit rate.关键词：Cache 命中率块大小局部性原理Key words: Cache；hit rate；block size；locality principle中图分类号：TP39文献标识码：A文章编号：1006-4311（2011）32-0153-011Cache的出现以前，CPU访问主存的速度不高一直是限制计算机提高性能而困扰计算机设计者的瓶颈问题。
为了解决内存速度赶不上CPU处理速度的问题才有了后来的高速缓冲存储器（Cache）系统的出现。
高速缓冲存储器（Cache）系统由高速、小容量的Cache和主存共同组成。
从CPU来看，高速缓存系统速度接近于Cache，而容量为主存大小。
只要Cache的命中率足够高，就相当于能以接近于Cache的速度来访问大容量的主存。
因此，想要计算机有更好的性能，就必须提高Cache的命中率。
2Cache的命中率Cache的命中率主要与如下几个因素有关：程序在执行过程中的地址流分布情况；当发生Cache块失效时，所采用的替换算法；Cache的容量；在组相联映象方式中，块的大小和分组的数目；所采用的Cache预取算法等。
下列关于cache的叙述正确的是
题目
以下关于Cache的叙述中，正确的是______。
A．在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素
B．Cache的设计思想是在合理的成本下提高命中率
C．Cache的设计目标是容量尽可能与主存容量相等
D．CPU中的Cache容量应大于CPU之外的Cache容量
答案解析
B
[解析] 本题考查存储系统基础知识。
在计算机系统中，常选用生产与运行成本、存储容量和读写速度各不相同的多种存储介质，组成一个统一管理的存储器系统，使每种介质充分发挥各自在速度、容量、成本方面的优势，从而达到最优性能价格比，满足使用要求。
高速缓存Cache用来存放当前最活跃的程序和数据，作为主存局部域的副本，其特点是：容量一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器构成；其内容是主存局部域的副本，对程序员来说是透明的。
替换算法的目标就是使Cache获得最高的命中率。
常用算法有随机替换算法、先进先出算法、近期最少使用算法和优化替换算法。
Cache的性能是计算机系统性能的重要方面。
命中率是Cache的一个重要指标，但不是最主要的指标。
Cache设计的目标是在成本允许的条件下达到较高的命中率，使存储系统具有最短的平均访问时间。
Cache的命中率与Cache容量的关系是：Cache容量越大，则命中率越高，随着C。
如何评估缓存的命中率和命中效果？
如何评估缓存的命中率和命中效果？一、了解缓存的基本原理及其作用缓存是计算机系统中的一种高速存储器，用于临时保存经常访问的数据，从而提高系统的读取速度和响应时间。
在评估缓存的命中率和命中效果之前，我们需要对缓存的基本原理及其在系统中的作用有所了解。
二、评估缓存的命中率缓存的命中率是评估缓存效果的重要指标之一，它反映了缓存中所保存数据被程序访问的情况。
评估缓存的命中率可以通过以下几个步骤进行：1. 收集访存轨迹数据：通过记录程序的内存访问情况，包括读取和写入操作，可以获得程序的访存轨迹数据。
2. 模拟缓存访问过程：根据收集到的访存轨迹数据，可以将其用于模拟缓存的访问过程，并统计缓存中的命中次数。
3. 计算命中率：通过统计缓存中的命中次数和总的访存次数，可以计算出缓存的命中率。
命中率越高，说明缓存的效果越好。
评估缓存的命中效果缓存的命中效果反映了缓存在提高系统性能方面的效果。
除了命中率以外，还可以从以下几个方面来评估缓存的命中效果：1. 响应时间：缓存的命中率越高，系统的响应时间就越短。
可以通过比较使用缓存和不使用缓存的情况下，系统的响应时间来评估缓存的命中效果。
2. 整体性能提升：缓存的命中效果直接影响系统的整体性能提升。
通过使用缓存，可以减少对主存的访问次数，从而降低访存延迟，提高系统的整体性能。
3. 节省能源：使用缓存可以降低对主存的访问次数，减少系统的能耗。
缓存的命中效果越好，节省的能源也越多。
综上所述，评估缓存的命中率和命中效果是衡量缓存性能的重要指标。
只有通过深入了解缓存的原理，并采取科学有效的评估方法，才能提高系统的性能和效率。
希望本文所介绍的评估方法能为读者提供一定的参考，以便更好地评估和优化系统的缓存设计。
cache工作原理
cache工作原理一、概述Cache（高速缓存）是计算机系统中常用的一种存储技术，用于提高数据访问速度。
它通过在CPU和主存之间插入一个高速的存储层，将常用的数据暂时保存在其中，以便快速访问。
本文将详细介绍Cache的工作原理。
二、Cache的层次结构Cache通常分为多级，常见的有L1 Cache、L2 Cache和L3 Cache等。
这些Cache层级按照速度和容量递减的顺序罗列，越接近CPU的Cache层级速度越快，容量越小。
三、Cache的工作原理1. 局部性原理Cache的工作原理基于计算机程序的局部性原理。
程序在执行过程中，往往会访问附近的数据或者指令，而不是随机地访问内存中的数据。
这种局部性可以分为时间局部性和空间局部性。
2. 缓存命中与缓存未命中当CPU需要读取或者写入数据时，首先会在Cache中查找该数据。
如果在Cache中找到了需要的数据，称为“缓存命中”，CPU可以直接从Cache中读取或者写入数据，速度很快。
如果在Cache中没有找到需要的数据，称为“缓存未命中”，CPU需要从主存中读取或者写入数据，速度较慢。
3. 缓存替换策略当Cache已满并且需要插入新的数据时，需要选择一个旧的数据替换掉。
常见的缓存替换策略有随机替换、先进先出（FIFO）替换、最近至少使用（LRU）替换等。
其中，LRU替换策略根据数据最近被访问的时间进行替换，通常能够更好地利用局部性原理。
4. 缓存一致性当多个处理器共享同一个Cache时，需要保证Cache中的数据一致性。
当一个处理器修改了Cache中的数据时，其他处理器的Cache中对应的数据也需要被更新。
为了保证缓存一致性，常见的方法有使用总线锁定、写回策略和写直达策略等。
5. 缓存预取为了进一步提高Cache的效率，可以使用缓存预取技术。
缓存预取是指在Cache中预先加载可能会被访问的数据，以减少缓存未命中的次数。
常见的缓存预取算法有基于地址窗口的预取、基于距离的预取和基于时间的预取等。
计算机高速缓冲存储器(Cache)命中率的分析
３ 影 响 Ｃ ｃｅ 中率要 与 Ｃ ｃ ｅ中块 的大 小 、 的大 小 、 ａ ｈ ａｈ ａｈ 组 Ｃ ｃ ｅ容 量 和 Ｃ ｃ ｅ中数 据 的替 换 算 法 和 地 ａｈ 址 流 的簇 聚性 有关 ． ３ １ Ｃ ｃｅ命 中率 与 Ｃ ｃ ｅ 量 的关系 ． ａｈ ａｈ 容 如 果 Ｃ Ｕ每 次需要 访 问 的数 据都存 在 于 Ｃ ｃｅ中 ， Ｐ ａｈ 也就 是 每次访 问 Ｃ ｃ ｅ ａｈ 都命 中 ， 么 Ｃ ｃ ｅ的容量 就 那 ａｈ
解 决 了 Ｃ Ｕ和主存 速度 不 匹配 的 问题 ， ａｈ Ｐ Ｃ ｃ ｅ的大 小 、 容量 的 组织方 式 、 问方 法等 直 接影 响 了 Ｃ Ｕ处理 数 访 Ｐ
据 的速 度 ．
１ 计算 机 存储 器体 系层 的次 结构 介 绍 计算 机 的存 储体 系是 为 了满 足人 们对 计算 机存 储 器 “ 量 大 、 度 快 、 容 速 价格 低 ” 的要 求 而设 计 的． 储 体 存
Ｖ０ ． Ｎｏ ３ １ ２ｌ ． Ｓｅ ２０１ ｐ． ２
计 算 机 高 速 缓 冲 存 储 器 （ ａ ｈ ） 中率 的分 析 Ｃ ｃｅ 命
席 红 旗
（ 南教 育 学 院 信 息 技 术 系 ， 南 郑 ， ４ ０ ４ ） 河 河 ｋ ５０ ６ ｍ １
摘 要 ： Ｃ ｃ ｅ的 容 量 、 间逻 辑 组 织 结 构 的 组 大 小 、 大 小 、 据 的 替 换 算 法 和 写 入 Ｃ ｃ ｅ的数 据 地 址 流 对 从 ａｈ 空 块 数 ａｈ
简述影响Cache命中率的因素
简述影响Cache命中率的因素摘要：存储器是计算机的核心部件之一。
由于CPU和主存在速度上的存在着巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。
Cache最重要的技术指标是它的命中率。
本文简单讨论了影响Cache命中率的几个因素。
关键字：cache容量，块大小，替换算法，映射方式。
一、引言在计算机技术发展过程中,主存储器存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理能力不能充分发挥，整个计算机系统的工作效率受到影响。
有很多方法可用来缓和中央处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，在存储层次上采用高速缓冲存储器也是常用的方法之一。
很多大、中型计算机以及新近的一些小型机、微型机也都采用高速缓冲存储器。
高速缓冲存储器的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。
根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。
因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。
于是，中央处理器就可以直接对高速缓冲存储器进行存取。
在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高。
高速缓冲存储器最重要的技术指标是它的命中率。
二、简述影响cache命中率的因素1、Cache容量对命中率的影响Cache的命中率随它的容量的增加而提高，它们之间的关系曲线如图所示。
在Cache容量比较小的时候，命中率提高得非常快，但根据边际效应递减原理随着Cache容量的增加，命中率提高的速度逐渐降低。
当Cache的容量增加到无穷大时，命中率可望达到100%，但是这在实际是做不到的。
在一般情况下，图中的关系曲线可以近似地表示为H=1-S-0.5。
分析报告影响cache命中率地因素
分析影响cache命中率的因素摘要：存储器是计算机的核心部件之一。
由于CPU和主存在速度上的存在着巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。
而它完全是是由硬件实现，所以它不但对应用程序员透明，而且对系统程序员也是透明的。
Cache对于提高整个计算机系统的性能有着重要的意义，几乎是一个不可缺少的部件。
关键字：cache容量；失效率；块大小；相联度；替换策略。
一、概述存储器是计算机的核心部件之一。
其性能直接关系到整个计算机系统性能的高低。
如何以合理的价格，设计容量和速度都满足计算机系统要求的存储器系统，始终是计算机系统结构设计的中关键的问题之一。
计算机软件设计者和计算机用户对于存储器容量的需没有止境的，他们希望容量越大越好，而且要求速度快、价格低。
仅用单一的存储器是很难达到这一需求目标的。
较好的方法是采用存储层次，用多种存储器构成存储器的层次结构。
其中“cache-主存”和“主存-辅存”层次是常见的两种层次结构，几乎所有现代的计算机都同时具有这两种层次。
我们都知道，程序在执行前，需先调入主存。
在这里主要讨论的是“cache-主存”层次。
“cache-主存”是在为了弥补主存速度的不足，这个层次的工作一般来说，完全是由硬件实现，所以它不但对应用程序员透明，而且对系统程序员也是透明的。
如前所述，为了弥补CPU和主存在速度上的巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。
Cache对于提高整个计算机系统的性能有着重要的意义，几乎是一个不可缺少的部件。
Cache是按块进行管理的。
Cache和主存均被分割成大小相同的块。
信息以块为单位调入cache。
相应的，CPU的访存地址被分割成两部分：块地址和块位移。
在这里的cache专指CPU和主存之间的cache。
对Cache的性能分析可以从三个方面进行：降低失效率、减少失效开销、减少Cache命中时间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分析影响cache命中率的因素摘要：存储器是计算机的核心部件之一。
由于CPU和主存在速度上的存在着巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。
而它完全是是由硬件实现，所以它不但对应用程序员透明，而且对系统程序员也是透明的。
Cache对于提高整个计算机系统的性能有着重要的意义，几乎是一个不可缺少的部件。
关键字：cache容量；失效率；块大小；相联度；替换策略。
一、概述存储器是计算机的核心部件之一。
其性能直接关系到整个计算机系统性能的高低。
如何以合理的价格，设计容量和速度都满足计算机系统要求的存储器系统，始终是计算机系统结构设计的中关键的问题之一。
计算机软件设计者和计算机用户对于存储器容量的需求是没有止境的，他们希望容量越大越好，而且要求速度快、价格低。
仅用单一的存储器是很难达到这一需求目标的。
较好的方法是采用存储层次，用多种存储器构成存储器的层次结构。
其中“cache-主存”和“主存-辅存”层次是常见的两种层次结构，几乎所有现代的计算机都同时具有这两种层次。
我们都知道，程序在执行前，需先调入主存。
在这里主要讨论的是“cache-主存”层次。
“cache-主存”是在为了弥补主存速度的不足，这个层次的工作一般来说，完全是由硬件实现，所以它不但对应用程序员透明，而且对系统程序员也是透明的。
如前所述，为了弥补CPU和主存在速度上的巨大差异，现代计算机都在CPU和主存之间设置一个高速、小容量的缓冲存储器cache。
Cache对于提高整个计算机系统的性能有着重要的意义，几乎是一个不可缺少的部件。
Cache是按块进行管理的。
Cache和主存均被分割成大小相同的块。
信息以块为单位调入cache。
相应的，CPU的访存地址被分割成两部分：块地址和块内位移。
在这里的cache专指CPU和主存之间的cache。
对Cache的性能分析可以从三个方面进行：降低失效率、减少失效开销、减少Cache命中时间。
这里主要是用实验数据分析影响cache命中率的因素。
1.按照产生失效的原因不同，可以把Cache失效分为三类：（1）强制性失效（Compulsory miss）当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是强制性失效。
这种失效也称为冷启动失效或首次访问失效。
（2）容量失效（Capacity miss）如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效。
这种失效称为容量失效。
（3）冲突失效（Conflict miss）在组相联或直接映象Cache中，若太多的块映象到同一组（块）中，则会出现该组中某个块被别的块替换（即使别的组或块有空闲位置），然后又被重新访问的情况。
这就是发生了冲突失效。
这种失效也称为碰撞失效（collision）或干扰失效（interference）。
降低Cache失效率的方法：增加Cache块大小、提高相联度、Victim Cache、伪相联Cache、硬件预取技术、由编译器控制的预取和编译器优化。
2.替换算法：（1）先进先出法(FIFO)；（2）随机法：为了均匀使用一组中的各块，这种方法随机地选择被替换的块。
（3）最近最少使用法LRU（Least Recently Used）：选择近期最少被访问的块作为被替换的块。
但由于实现比较困难，现在实际上实现的LRU都只是选择最久没有被访问过的块作为被替换的块。
二、对影响Cache失效率因素的分析1.对矩阵200*200的乘法进行测试，源代码test.c如下：#include<stdio.h>#define r 200#define l 200main()｛int i=0,j=0,k=0,m=1,n=1;int a[r][l],b[l][r],c[r][r];for(int i=0;i<r;i++)for(int j=0;j<l;j++){a[i][j]=1;b[i][j]=n;n++;}for(int k=0;k<l;k++){c[i][j]=c[i][j]+a[i][k]*b[k][j];}}注意：必须将代码存储在SimpleScalar的文件下。
运行命令：./.bin/sslittle-na-sstrix-gcc test.c./simplesim-3.0/sim-cache a.out2. Cache容量对性能影响（1）容量配置在命令行对SimpleScalar模拟器的一级数据的容量进行配置，在配置的过程中，保证cache块大小、相联度、替换策略参数不变。
通过改变组数来改变Cache的容量大小，执行程序，具体运行结果及相应的配置参数如下表1所示。
表1：Cache容量对性能影响上表相应的折线图如下所示：图1：Cache 容量对性能影响（2）结果分析从图1中我们可以看出，随着Cache 的容量不断增加，程序的失效率不断降低。
由此可见，Cache 的容量对于Cache 性能有着重要影响。
一般来说，容量越大，Cache 性能越好，发生失效的概率就越低。
3.Cache 块大小对性能的影响（1）块大小配置在命令行对SimpleScalar 模拟器的一级数据的块大小进行配置，在配置过程中，相联度、替换策略等参数，对于容量固定为8k 、16k 、32k ，64k ，分别改变cache 块大小，执行程序，具体运行结果及配置参数如下表表2—6所示表2： Cache 块大小对性能影响图2： Cache 块大小对性能影响表3： Cache 块大小对性能影响图3： Cache 块大小对性能影响表4： Cache 块大小对性能影响图4： Cache 块大小对性能影响表5： Cache 块大小对性能影响图5： Cache 块大小对性能影响经过测试，我们得到各个容量下，失效率随块大小的变化情况。
具体如下所示：表6：Cache块大小对性能影响上表相应的折线图如下所示图6：Cache块大小对性能影响（2）结果分析从图6中我们可以看出各个容量下失效率随块大小的变化情况。
每条不同颜色的曲线代表在某一Cache容量下，失效率随块大小的变化情况。
从图中可以发现两点规律：(1)对于给定的Cache 容量，当块大小增加时，失效率开始时处于下降趋势，后来反而会上升。
(2)Cache容量越大，会使失效率达到最低的拐点的块大小增大。
在这里，导致失效率先下降后上升的原因在于增加块大小产生双重作用。
一方面会减少强制性失效，因为程序局部性原理，增加块大小增加了利用空间局部性的机会；另一方面，在容量一定情况下，增加块大小会减少总的块数目，会增加冲突失效，在Cache容量较小时，还可能增加容量失效。
刚开始增加块大小时，由于块大小还不是很大，上述第一种作用超过第二种作用，使失效率降低。
当块大小增加到一定程度时，第二种作用会超过第一种作用，使失效率上升。
4. Cache 相联度对性能的影响（1）相联度进行配置在命令行对SimpleScalar 模拟器的一级数据的相联度进行配置，在配置过程中，保证cache 块大小、容量、替换策略参数不变，改变相联度，执行程序，具体运行配结果及其置参数如下表7—11所示。
表7： Cache 相联度对性能影响图7： Cache 相联度对性能影响表8： Cache 相联度对性能影响图8： Cache 相联度对性能影响表9： Cache 相联度对性能影响图9： Cache 相联度对性能影响表10： Cache 相联度对性能影响图10：Cache相联度对性能影响经过测试，我们得到各个容量下，失效率随块大小的变化情况。
具体如下图所示：表11：Cache相联度对性能影响图11：Cache相联度对性能影响（2）结果分析在容量固定的情况下，将相联度从1变化到16，组数也随之发生了变化。
在图11中，通过对比我们可以发现，无论容量是8KB 或者是64KB ，在相联度为2以后的数据中，失效率不再随着相联度的变化而改变，反而稳定在一个固定的水平上。
从上述实验结果可以发现，相联度的增加在一定的范围内可以促进Cache 性能的改善，但这个范围非常有限，仅在1路、2路组相联上起作用。
5.Cache 的替换策略对性能的影响（1）配置替换策略改变SimpleScalar 模拟器的一级数据cache dl1的替换策略进行配置，在配置过程中，将Cache 的块大小固定为32byte ，相联度固定为2，对于2k 、4k 、8k ，16k ，分别改变替换策略，执行程序，具体运行配置参数如下表12—16所示。
表12： Cache 替换策略对性能影响图12： Cache 替换策略对性能影响表13： Cache 替换策略对性能影响图13： Cache 替换策略对性能影响表14： Cache 替换策略对性能影响图14： Cache 替换策略对性能影响表15： Cache 替换策略对性能影响图15：Cache替换策略对性能影响经过测试，我们得到各个容量下，失效率随块大小的变化情况。
具体如下图所示：表16：Cache替换策略对性能影响图16：Cache替换策略对性能影响（2）结果分析从图16中我们可以发现，在Cache容量较小的情况下，随机策略相对较好，而随着Cache容量的增加，最近最少使用(LRU)和先进先出(FIFO)策略的效果较好。
所以一般的计算机默认的采用LRU替换策略。
由于主存中的块比Cache中的要多，所以当要从主存调入一个块到Cache中时，会出现该快所映像到的一组Cache块已被占用的情况。
这是需要强制其中的一块移出Cache，以接纳新的Cache块。
这就需要替换策略选择替换的块。
替换策略主要是在对Cache块进行淘汰时，如何选择要替换的块的策略。
目前主要又三种替换策略：最近最少使用(LRU)策略、先进先出(FIFO)策略、随机(RANDOM)策略。
这三种替换策略各有优劣。
好的替换策略会将使用率高的Cache块更长时间的驻留在Cache中，从而降低Cache失效率，提高Cache性能。