基于fpga的交通灯控制器设计

- 1 - 2011-2012学年度第二学期 电子技术基础课程设计 交通灯控制器设计

院 系： 控制科学与工程系 专 业： 测控技术与仪器 班 级： 0901 姓 名： 学 号： 指导教师： - 2 -

目录 一 设计内容与要求 .............................. 3 二、交通灯系统的设计过程 .............................. 3 三、交通灯控制系统的结构 .............................. 3 四、QUARTUSⅡ验证与仿真 4.1 运行模块仿真 .............................. 7 4.2 设置模块仿真 .............................. 8 五、管脚分配及下载 .............................. 9

六、程序代码 .............................. 10 七、心得体会 ..............................14 - 3 -

一、设计内容与要求 ① 设计一个十字路口交通信号灯的控制电路。要求红、绿灯按一定的规律亮和灭，并在亮灯期间进行倒计时，且将运行时间用数码管显示出来。 ②绿灯亮时，为该车道允许通行信号，红灯亮时，为该车道禁止通行信号。要求主干道每次通行时间为Tx秒，支干道每次通行时间为Ty秒。每次变换运行车道前绿灯闪烁，持续时间为5秒。即车道要由X转换为Y时，X在通行时间只剩下5秒钟时，绿灯闪烁显示，Y仍为红灯。 ③ 可以对X，Y车道上交通灯运行的时间进行重新设置， 20≦Tx≦99 ,10≦Ty≦39 ④ 对器件进行在系统编程和实验验证。 ⑤ 写出设计性实验报告，并打印各层次的源文件和仿真波形，然后作简要说明。

二、交通灯系统的设计过程 2.1 经分析，系统的总体结构可以描述为下述的方框图： - 4 -

2.2 交通灯控制器的控制过程分为四个阶段，对应的输出有四种状态，分别用S0 (00), S1 (01), S2 (10)和S3 (11)表示：

S0状态：主干道绿灯亮,支干道红灯亮,在主干道绿灯亮了(Tx-5)s后,控制器发出状态转换信号St，输出从状态S0转换到S1；

S1状态：主干道绿灯闪烁时间Tf（5S），支干道红灯亮，进入此状态后，绿灯闪烁足够时间间隔Tx时，控制器发出状态转换信号St，输出从状态S1转换到状态 S2；

S2状态：主干道红灯亮,支干道绿灯亮,在支干道绿灯亮了(Ty-5)s后,控制器发出状态转换信号St，输出从状态S2转换到S3；

S3状态：主干道红灯亮，支干道绿灯闪烁5S，进入此状态后，绿灯亮足够时间间隔Ty时，控制器发出状态转换信号St，输出从状态S3回到状态 S0；

由上述的状态描述可以得到如下的系统ASM图及状态转换图：

以下是系统的状态转换图: - 5 - 交通灯控制电路状态转换图

输入 输出 现态 状态转换条件 次态 状态转换标志

nQ

1 nQ

0 xT fT

yT 11n

Q

10n

Q

tS

0 0 0 × × 0 0 0 0 0 1 × × 0 1 1 0 1 × 0 × 0 1 0 0 1 × 1 × 1 1 1 1 1 × × 0 1 1 0 1 1 × × 1 1 0 1 1 0 × 0 × 1 0 0 1 0 × 1 × 0 0 1 控制器真值表

三、交通灯控制系统的结构 此系统分为两个模块：设置模块和运行模块。运行模块负责交通灯的正常亮和灭，设置模块负责主干道和支干道的红绿灯闪亮时间的设置。

3.1 运行模块 运行模块系统输入输出的方框图如下： - 6 -

系统的输入输出描述如下： 输入： CLK：系统时钟，在这里为50MHz； RESET:复位信号，低电平有效，有效时，TX,TY复位为初始值，这里分别默认为30S,16S； SET_TYPE:设置类型信号，若为0，则设置的是主干道的绿灯时间TX；若为1，则设置的是支干道的绿灯时间TY； UP_DOWN:设置方式信号，若为0，则为减设置；若为1，则为加设置； SET_ENABLE:设置使能信号，在它的每一个上升沿进行一次加或者减设置；

输出： H_NUM: 8位计数信号，显示主干道和支干道的时间； H_LIGHT:两位主干道灯的显示信号，高位为红灯，低位为绿灯；为0表示灭，为1表示亮； F_LIGHT:两位支干道灯的显示信号，高位为红灯，低位为绿灯；为0表示灭，为1表示亮； TXY:时间设置显示信号，当设置的是主干道绿灯时显示主干道即时的TX； 当设置的是主干道绿灯时显示支干道即时的TY；

3.2 设置模块 设置模块系统输入输出的方框图如下：

系统的输入输出描述如下： 输入： RESET:复位信号，低电平有效，有效时，TX,TY复位为初始值，这里分别默认为40S,16S； SET_TYPE:设置类型信号，若为0，则设置的是主干道的绿灯时间TX；若为1，则设置的是支干道的绿灯时间TY； - 7 -

UP_DOWN:设置方式信号，若为0，则为减设置；若为1，则为加设置； SET_ENABLE:设置使能信号，在它的每一个上升沿进行一次加或者减设置；

输出： TX: 8位时间信号，表示主干道设置后的绿灯亮的时间； TY: 8位时间信号，表示支干道设置后的绿灯亮的时间；

注：若需要下载时，则考虑到数码管的显示问题，输出端口的说明有所不同，在这里的端口说明是仿真时的端口说明。

四、QUARTUSⅡ验证与仿真 4.1 运行模块仿真 输入信号仿真参数设置：CLK为秒脉冲信号，SET_TYPE、UP_DOWN、SET_ENABLE都为低电平，即在这里没有进行设置部分的仿真。

仿真结果如下图所示：

由上图仿真结果可以看出，主干道和支干道红绿灯亮、闪亮、灭均正常，计时由30-16-30s循环正常计时，设计目的得到验证。

4.2 设置模块仿真 - 8 -

输入参数设置：其中CLK、RESET信号不做改变，对于SET_TYPE,UP_DOWN两个信号的四种设置组合进行了四种仿真（分别为00,01,10,11），结果如下四张图所示，其中SET_TYPE有两个脉冲： 减设置主干道绿灯时间

加设置主干道绿灯时间： 减设置支干道绿灯时间 - 9 -

加设置支干道绿灯时间 五、管脚分配及下载 从附录中的代码可以得到顶层模块定义为：module jtd(txy,h_light,f_light,count,clk,up_down,reset,set_type,set_enable);，由此定义可以得到如下的管脚分配表：

变量 信号名 功能 clk CLOCK_50 系统时钟，50MHz reset SW[2] 复位，使TX,TY恢复至默认值 set_type SW[1] 选择设置对象，TX或TY up_down SW[0] 选择设置方式，加或减 set_enable BUTTON[0] 设置使能，上升沿设置 h_light LEDG[3]、LEDG[2] 显示主干道红绿灯 f_light LEDG[1]、LEDG[0] 显示主干道红绿灯 count HEX3_D[6:0]、HEX2_D[6:0] 显示主、支干道时间 Txy HEX1_D[6:0]、HEX0_D[6:0] 显示设置后时间的即时值

六、程序代码 6.1 Digital - 10 -

module digital(Y,Q);//LED 显示 input[3:0] Q; output[6:0] Y; reg[6:0] Y; always@ (Q ) begin

case(Q) 4'b0000:Y<=7'b1000000;//0000001;//1111110;//0 4'b0001:Y<=7'b1111001;//1001111;//0110000;//1 4'b0010:Y<=7'b0100100;//0010010;//1101101;//2 4'b0011:Y<=7'b0110000;//0000110;//1111001;//3 4'b0100:Y<=7'b0011001;//1001100;//0110011;//4 4'b0101:Y<=7'b0010010;//0100100;//1011011;//5 4'b0110:Y<=7'b0000011;//1100000;//0011111;//6 4'b0111:Y<=7'b1111000;//0001111;//1110000;//7 4'b1000:Y<=7'b0000000;//0000000;//1111111;//8 4'b1001:Y<=7'b0011000;//0001100;//1110011;//9 default:Y=7'b1111111;//0000000; endcase

end endmodule

6.2 Divide1 module divide1(clk1s,cp);//分频 input cp; output clk1s; reg clk1s; reg[24:0]count; always@(posedge cp) begin if(count>=25'h002FFFFFF) begin clk1s<=~clk1s; count<=25'h0000000; end else count<=count+1'b1; end