半导体名词解释
ACTIVE AREA主动区(工作区)
主动晶体管(ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中ACTIVE AREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的，而由于利用到局部场氧化之步骤．所以Active AREA 会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM 之场区氧化而言大概会有O.5 UM之BIRD'S BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UM
Acetone丙酮
1.丙碗是有机溶剂的一种，分子式为CH30HCH3
2.性质：无色，具剌激性薄荷臭味之液体
3.用途：在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭
4﹒毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。
5﹒允许浓度:1000ppm
ADI显影后检查
After Developing Inspection之缩写
目的：检查黄光室制程;光阻覆盖→对准→曝光弓显影。发现缺点后，如覆盖不良、显影不良‥‥等即予修改(Rework)﹒以维产品良率、品质。
方法：利用目检、显微镜为之。
AEI蚀刻后检查
1. AEI 即After Etching Inspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。
2. AEI之目的有四：
2-1提高产品良率，避免不良品外流。
2-2达到品质的一致性和制程之重复性。
2-3显示制程能力之指针。
2-4防止异常扩大，节省成本
3. 通常AEI检查出来之不良品，非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低之缺点。Air Shower空气洗尘室
进入洁净室之前，须穿无尘衣，因在外面更衣室之故﹒无尘衣上沽着尘埃，故进洁净室之前﹒须经空气喷洗机将尘埃吹掉。
Alignment对准
目的：在IC的制造过程中，必须经过6至10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。
方式：1.人眼对准，
2.用光、电组合代替人眼，即机械式对准。
ALLOY/Sinter融合
ALLOY之目的在使铝与硅基（SILICON SUBSTRATE）之接钢有OHMIIC特性，即电压与电流成线性关系。
ALLOY也可降低接触的阻力值。
AL/SI铝/硅靶
此为金属溅镀时所使用的一种金属合金材料利用AR游离的离子，让其撞击此靶的表面，把AL/SI的原子撞击出来，而镀在芯片表面上，一般使用之组成为AL/SI(1%)，将此当做组件与外界导线连接。
AL/SI/CU铝/硅/铜
金属溅镀时所使用的原料名称，通常是称为TARGET，其成份为0.5% 铜，1% 硅及98.5%铝，一般制程通常是使用99%铝1%硅．后来为了金属电荷迁移现象(ELEC TROMIGRATION) 故渗加0.5%铜降低金属电荷迁移
ALUMINUM铝
此为金属溅镀时，所使用的一种金属材料，利用AR离子，让其撞击此种材料做成的靶表面﹒把AL原子撞击出来，而镀在芯片表面上，将此做为组件与外界导线之连接。
ANGLE LAPPING角度研磨
ANGLELAPPING 的目的是为了测量JUNCTION的深度，所作的芯片前处理，这种采用光线干涉测量的方法就称之ANAGLE LAPPING。公式为Xj = /NF，即JUNCTION深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小，准确度及精密度都无法因应，如SRP(SPREADING RESISTANCE PRQBING) 也是应用﹒ANGLE LAPPING 的方法作前处理，采用的方法是以表面植入浓度与阻质的对应关系求出JUNCTION的深度，精确度远超过入射光干涉法。
ANGSTROM埃
是一个长度单位，其大小为1公尺的佰亿分之一，约人的头发宽度之伍拾万分之一。此单位常用于IC制程上，表示其层(如SiO2，POLY，SIN‥)厚度时用。
APCVD (ATMOSPRESSURE)常压化学气相沉积
APCVD 为ATMOSPHERE(大气), PRESSURE （压力）, CHEMICAL (化学), V APOR(气相) 及DEPOSITION (沉积) 的缩写，也就是说，反应气体(如SIH4(g)，PH3（g）, B2H6和O2（g）) 在常压下起化学反应而生成一层固态的生成物(如BPSG)于芯片上。
As75砷
．自然界元素之一。由33个质子﹒42个中子及75个电子所组成。
．半导体工业用的砷离子(As+)可由AsH气体分解而得到。
．As是N-type dopant常用做N-．场区﹒空乏区﹒及S/D植入。
Ashing, Stripping电浆光阻去除
l.电浆光阻去除，就是以电浆(Plasma)的方式﹒将芯片表面之光阻加以去除。
2. 电浆光阻去除的原理﹒系利用氧气在电浆中所产生之自由基(Radical)与光阻(高分子的有机物)发生作用，产生挥发性的气体，再由邦浦抽走，达到光阻去除的目的。反应机构如下示:
O + PR→ CO2 ; H2O ; Polymer fragments，---
3. 电浆光阻去除的生产速率(throughput)通常较酸液光阻去除为慢﹒但是若产品经过离子植入或电浆蚀刻后﹒表面之光阻或发生碳化或石墨化等化学作用，整个表面之光阻均已变质，若以硫酸吃光阻﹒无法将表面已变质之光阻加以去除﹒故均必须先以电浆光阻去除之方式来做。
Assembly晶粒封装
以树脂或陶瓷材料﹒将晶粒包在其中﹒以达到保护晶粒，隔绝环境污染的目的，而此一连串的加工过程﹒即称为晶粒封装(Assembly)。
封装的材料不同，其封装的作法亦不同，本公司几乎都是以树脂材料作晶粒的封装﹒制程包括：
芯片切割→晶粒目检→晶粒上「架」(导线架，即Leadframe) →焊线→模压封装→稳定烘烤(使树脂物性稳定) →切框、弯脚成型→脚沾锡→盖印→完成。
以树脂为材料之IC﹒通常用于消费性产品﹒如计算机、计算横。而以陶瓷作封装材料之IC ﹒属于高信赖度之组件，通常用于飞弹、火箭等较精密的产品上。
Back Grinding晶背研磨
利用研磨机将芯片背面磨薄以便测试包装，着重的是厚度、均匀度、及背面之干净度。
一般6吋芯片之厚度约20 mil—30 mil左右，为了便于晶粒封装打线，故须将芯片厚度磨薄至10 mil--15mil左右。
Bake, Soft bake, Hard bake烘培、软烤、预烤
烘烤（Bake）:在机集成电路芯片的制造过程中，将芯片置于稍高温(60oC~250oC)的烘箱内或热板上均可谓之烘烤。随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。
软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片之附着力。
预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不全常会造成过蚀刻。
BF2二氟化硼
．一种供做离子植入用之离子。
．BF2+是由BF3气体经灯丝加热分解成：
B10，B11，F19，B10 BF2，B11F2
经Extraction拉出及质谱磁场分析后而得到。
．是一种p-type离子，通常用做VT
植入（层）及S/D质植入。
BOAT晶舟
BOAT原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送，清洗及加工，这种承载芯片的工具，我们称之为BOAT。
一般BOAT有两种材质，一是石英，另一是铁氟龙。石英BOAT用在温度较高(大于300°C)的场合。而铁氟龙BOAT则用在传送或酸处理的场合。
B. O. E.缓冲蚀刻液
B. O. E.是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF: NH4F =l:6的成份混合而成。HF为主要的蚀刻液，NH4F则做为缓冲剂使用。利用NH4F固定[H']的浓度，使之保持一定的蚀刻率。
HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。
Bonding Pad焊垫
焊垫--晶粒用以连接金线或铝线的金属层。在晶粒封装(Assembly)的制程中，有一个步骤是作"焊线";即是用金线(塑料包装体)或铝线(陶瓷包装体)将晶粒的线路与包装体之各个接脚
依焊线图(Bonding Diagram)连接在一起，如此一来，晶粒的功能才能有效地用。
由于晶粒上的金属线路的宽度及间隙都非常窄小(目前TI-Acer的产品约是0.5微米左右的线宽或间隙) ，而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度要求的限制，祇能做到1.0-1.3mill (25.4~33微米)左右。在此情况下﹒要把二、三十微米的金属线直接连接到金属线路间距只有0.5微米的晶上，一定会造成多条铝路的桥接，故晶粒上的铝路，在其末端皆设计成一个4mil见方的金属层，此即为焊垫，以作为接线用。焊垫通常分布在晶粒之四个周边上(以利封装时的焊线作业)，其形状多为正方形，亦有人将第一焊线点做成圆形，以资识别。焊垫因为要作接线﹒其上的护层必须蚀刻掉，故可在焊垫上清楚地看到"开窗线"。而晶粒上有时亦可看到大块的金属层，位于晶粒内部而非四周，其上也看不到开窗线，是为电容。
Boron硼
．自然界元素之一，由五个质子及六个中子所组成、所以原子量是11。另外有同位素，是由5个质子及5个中子所组成，原子量是10,(B10)，自然界中这两种同位素之比例是4:1，可由磁场质谱分析中看出。
．是一种p-type离子（B11+），用来做场区、井区、VT及S/D植入。
BPSG含硼及磷的硅化物
BPSG乃介于POL Y之上，METAL之下，可做为上下二层绝缘之用，加硼、磷，主要目的在使回流后的STEP较平缓，以防止METAL LINE溅镀上去后，造成断线。
BREAKDOWN VOLTAGE崩溃电压
反向P-N接面组件所加之电压为P接负而N接正，如为此种接法则当所加电压通在某个特定位以下时反向电流很小，而当所加电压大于此特定位后，反向电流会急遽的增加，此特定值也就是吾人所谓的崩溃电压(BREAKDOWN VOLTAGE)一般吾人定义反向P+-N接面之反向电流为1UA时之电压为崩溃电压在P+-N或为N +- P之接回组件中崩溃电压，随着N(或者P)之浓度之增加而减小。
Burn in预烧试验
「预烧」(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。
预坏试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除「早期夭折」产品之目的。
预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。
基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就祇作抽样(部分)的预烧试验，通过后才货。另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。当然，具有高信赖度的产品，皆须通过百分之百的预烧试验。
CAD计算机辅助设计
CAD: Computer Aided Design
计算机辅助设计，此名词所包含的范围很广。可泛称一切以计算机为工具所进行之设计；因此不仅在IC设计上用得到，建筑上之设计，飞机、船体之设计，都可能用到。
在以往计算机尚未广泛应用时，设计者必须以有限之记亿、经验来进行设计。可是有了所谓CAD后﹒我们把一些常用之规则、经验存入计算机后，后面的设计者，便可节省不少从头摸索的工作，如此不仅大幅的提高了设计的效率，也提高了设计的准确度，使设计的领域进入另一新天地。
CD Measurement微距测量
CD：Critical Dimension之简称。
通常于一层次中，为了控制其最小线距，我们会制作一些代表性之量测图形于晶方中，通常置于晶方之边缘。
量测CD之层次通常是对于线距控制较重要之层次，如氮化硅、POLY、CONT、MET…
等，而目前较常用于
量测之图形有品字型
，L-BAR 等。
简言之，微距测量常当作一个重要之制程指针，可代表黄光制程之控制好坏。
CH3COOH醋酸
ACETIC ACID醋酸
澄清，无色液体，有刺激性气味，熔点16.63oC，沸点118oC。与水、酒精、
乙醚互溶。可燃。冰醋酸是99.8%以上之纯化物，有别于水溶液的醋酸。
食入或吸入纯醋酸有中等的毒性。对皮肤及组织有刺激性，危害性不大，被溅到用水冲洗。
Chamber真空室，反应室
专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。因此常需对此空间之种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。
Channel信道
当在MOS电晶注的闸极加上电压
（PMOS为负，NMOS为正）。则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下之区域形成一反转层(Inversion layer)。也就是其下之半导体p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type，故能导通汲极和源极。我们就称此反转层为"信道"。信道的长度"Channel Length"对MOS组件的参数有着极重要的影响，故我们对POL Y CD的控制需要非常谨慎。
Chip, Die晶粒
一片芯片(OR晶圆，即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。
同一芯片上之每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。
CLT Carrier Life Time载子生命周期
一. 定义
少数载子在温度平衡时电子被束缚在原子格内，当外加能量时，电子获得能量，脱离原子格束缚形成自由形态，而参与电流导通的工作，但能量消失后，这些电子/电洞将因再结合因素，回复至平衡状态，因此当这些再载子由被激发后回复平衡的"Life Time"。
二﹒应用范围
1.评估炉管和清洗槽的干净度
2.针对芯片之清洁度及损伤程度对
CLT值有影响为
a﹒芯片中离子污染浓度及污染之
金属种类
b.芯片中结晶缺陷浓度
CMOS互补式金氧半导体
金属氧化膜半导体(MOS,METAL-OXIDE SEMICODUCTOR)其制造程序及先在单晶硅上形成绝缘氧化膜，再沉积一层复晶硅(或金属)做为闸极，利用加到闸极的电场来控制MOS 组件的开关(导电或不导电)。按照导电载子的种类，MOS又可分成两种类型:NMOS(由电子导电)和PMOS(由电洞导电)。而互补式金氧半导体(CMOS, COMPLEMENTARY MOS）则是由NMOS及PMOS组合而成，具有省电，抗噪声能力强、α一PARTICLE免役力好等许多优点，是超大规模集成电路(VLSI)的主流。
MOS的基本构造如图所示:
Coating光阻覆盖
将光阻剂以浸泡、喷雾、刷布、或滚压等方法加于芯片上，称为光阻覆盖，而效果最佳的方法还是使用旋转法。
旋转法乃是将芯片以真空吸附于一个可旋转拘芯片支持器上，适量的光阻剂加在芯片中央，然后芯片开始转动，芯片上的光阻剂向外流开，很均匀的散在芯片上。要得到均匀的光阻膜。旋转速率必须适中稳定，而旋转速度和光阻剂粘滞性决定所镀光阻剂的厚度。
光阻剂加上后，必须经过软烤的步骤，以除去光阻剂中过多的溶剂，进而使光阻膜较为坚硬，同时增加光阻膜与芯片的接合能力，而控制软烤效果的主要方法就是在于适当调登软烤温度与时间。
经过了以上的镀光阻膜及软烤过程，也就是完成了整个光阻覆盖的步骤。
CROSS SECTlON横截面
IC的制造，基本上是由一层一层的图案堆积上去，而为了了解堆积图案的结构，以改善制程，或解决制程问题，以电子显微镜(SEM)来观察，而切割横截面，观察横截面的方式，是其中较为普遍之一种。
C-V PLOT电容、电压圆
译意为电容、电压图，也就是说当组件在不同状况下，在闸极上施以某一电压时，会产生不同之电容值，(此电压可为正或负)，如此组件为理想的组件，也就是闸极和汲极和源极间几乎没有杂质在里面(COMTAMINATION)则当外界环境改变时，(温度或压力)并不太会影响它的电容值，利用此可MONITOR MOS组件之好坏，一般ΔV < 0.2为正常。
CWQC全公司品质管制
以往有些经营者或老板，一直都认为品质管制是品管部门或品管主管的责任，遇到品质管制做不好时，即立即指责品质主管，这是不对的。
品质管制不是品质部门或某一单位就可以做好的，而是全公司每一部门全体人员都参与才能做好。故品质管制为达到经营的目的，必须结合公司内所有部门全体人员协力合作，构成一个能共同认识、易于实施的岩系，并使工作标准化，且使所订的各种事项确实实行，使自市场调查、研究、研发、设计、采购、制造、检查、试验、出货、销售、服务为止的每一阶段的品质都能有效的管理，就是所谓的全公司品质管制(Company Wide Quality Control)。实施CWQC的目的最主要的就是要改善企业体质，即发掘问题的岂质、重视计划的体质、重视指向的体质、重视过程的体质、以及全员有体系导向的体贾。
Cycle Time生产周期时间
指原料由投入生产线到产品于生产线产出所须之生产/制造时间。在TI-Acer，生产周期时尚有两种解释: 一为"芯片产出周期时间"（wafer-out time）；一为"制程周期时间" (Process cycle time)
"芯片产出周期时间"乃指单一批号之芯片由投入到产出所须之生产/制造时间。
"制程周期时间"则指所有芯片于单一工站平均生产/制造时间之总和，亦即每一工站均有一平均生产/制造时间，而各工站(从头至尾)平均生产/制造之加总即为该制程之制程周期时间。目前TI-Acer Line Report之生产周期时间乃探用"制程周期时间"。
一般而言，生产周期时间可以下列公式概略推算之：
在制品（WIP）
生产周期时间＝
产能（Throughout）
CycleTime生产周期
IC制造流程复杂，且其程序很长﹒自芯片投入至晶圆测试完成，谓之Cycle Time。
由于IC生命周期很短，自开发、生产至销售，需要迅速旦能掌握时效。故Cycle Time 愈短，竞争能力就愈高，能掌握产品上市契机，就能获取最大的利润。
由于Cycle Time长，不容许生产中的芯片因故报废或重做，故各项操作过程都要依照规范进行，且要做好故障排除。让产品顺利流程，早日出FAB，上市销售。
DEFECT DENSITY缺点密度
"缺点密度"系指芯片单位面积上(如每平方公分，每平方英吋等)有多少"缺点数"之意，此缺点数一般可分两大类： A.可视性缺点 B.不可视性缺点。前者可藉由一般光学显微镜检查出来(如桥接、断线)后者则须藉助较精密电子仪器检验(如晶格缺陷)由于芯片制造过程甚为复杂漫长，芯片上缺点数愈少，产品良率品质必然愈佳，故"缺点密度"常被用来当做一个工厂制造的产品品质好坏的指针。
Dehydration Bake去水烘烤
目的:去除芯片表面水分，增加光阻附着力，以免曝光显影后光阻掀起。
方法:在光阻覆盖之前，利用高温（120℃或150℃）加热方式为之。
DENSIFY密化
CVD沈积后由于所沈积之薄膜(THIN FILM)之密度很低，故以高温步骤使薄膜中之分子重新结合以提高其密度，此种高温步骤即称为密化。密化通常以炉管在800℃以上的温度完成，但也可在RTP(RAPID THERMAL PROCESS) (快速升降温机台)完成。
Descume电浆预处理
1﹒电浆预处理，系利用电浆方式(Plasma)，将芯片表面之阻加以去除，但其去光阻之时间，较一般电浆光阻去除(Stripping)为短。其目的只是在于将芯片表面之光阻因显影预烤等制程所造成之光阻毛边或细屑(Scum)加以去除，以使图形不失真，蚀刻出来之图案不会有残余。
2﹒有关电浆，去除光阻之原理，请参阅「电浆光阻去除」( Ashing)。3﹒通常作电浆预处理，均以较低之压力，较小之功率为之，也就是使光阻之蚀刻率降得很低﹒使得均匀度能提高，以保持完整的图形，达到电浆预处理的目的。
Photo Resist
OXIDE
DESIGN RULE设计规范
由于半导体制程技术，系一门专业、精致又复杂的技术，容易受到不同制造设备制程方法( RECIPE )的影响，故在考虑各项产品如何从事制造技术完善、成功地制造出来时，须有一套规范来做有关技术上之规定，此即"DESIGN RULE"，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力，各项相关电性参数规格等之考虑，订正了如：
1.1.各制程层次、线路之间距离、线宽等之规格。
2.2.各制程层次厚度、深度等之规格。
3.3.各项电性参数等之规格。
等规格，以供产品设计者及制程技术工程师等人之遵循、参考。
Design Rule设计准则
Design Rule：设计准则，反应制程能力，及制程、组件参数，以供IC设计者，设计IC时的参考准则。一份完整的Design Rule包括有下列各部份:
制程参数:
如氧化层厚度、复晶、金属层厚度等，其它如流程、ADI、AEI参数，主要为扩散与黄光两方面的参数。
电气参数:
提供给设计者，做仿真电路时之参考。
布局参数:
即一般所谓的3μm，2μm，1.5μm…等等之Rules，提供布局员布局之依据。
光罩制做资料:
提供给光罩公司做光罩时之计算机资料，如CD BAR、测试键之摆放位置，各层次之相对位置之摆放等。
Die by Die Alignment每Field均对准
每个Field在曝光前均针对此单一Field对准之方法，称为Die by die Alignment。也就是说，每个Field均要对准。
Diffusion扩散
在一杯很纯的水上点一滴红墨水，不久后可发现水表面颜色渐渐淡去，而水面下渐渐染红，但颜色是愈来愈淡，这即是扩散的一例。在半导体工业上常在很纯的硅芯片上以预置或离子布植的方式做扩散源(即红墨水)。因固态扩散比液体慢很多(约数亿年)，故以进炉管加高温的方式，使扩散在数小时内完成。
DI WATER去离子水
IC制造过程中，常需要用酸碱溶液来蚀刻，清洗芯片。这些步骤之后，又须利用水把芯片表面残留的酸碱清除。而且水的用量是相当大。
然而IC工业用水，并不是一般的自来水，而是自来水或地下水经过一系列的纯化而成。原来自来水或地下水中，含有大量的细菌，金属离子及PARTICLE，经厂务的设备将之杀菌过滤和纯化后，即可把金属离子等杂质去除，所得的水即称为"去离子水"。专供IC制造之用。
Doping掺入杂质
．为使组件运作，芯片必须掺以杂质，一般常用的有：
1.预置:
在炉管内通以饱和的杂质蒸气，使芯片表面有一高浓度的杂质层，然后以高温使杂质驱入，扩散;或利用沉积时同时进行预置。
2.离子植入:
先使杂质游离，然后加速植入芯片。
DRAM, SRAM动态，静态随机存取内存
随机存取记忆器可分动态及静态两种，主要之差异在于动态随机存取内存(DRAM)，在一段时间(一般是0.5ms~5ms）后，资料会消失，故必须在资料未消失前读取原资料再重写(refresh)，此为其最大缺点，此外速度较慢也是其缺点。而DRAM之最大好处为，其每一记忆单元(bit)只需一个Transistor(晶体管）+一个Capacitor(电容器)，故最省面积，而有最高之密度。而SRAM则有不需重写、速度快之优点，但是密度低，其每一记忆单元(bit)有两类:1.需要六个Transistor(晶体管）, 2﹒四个Transistor(晶体管）+两个Load resistor(负载电阻)。
由于上述它优缺点，DRAM一般皆用在PC(个人计算机)或其它不需高速且记忆容量大之记忆器，而SRAM则用于高速之中大型计算机或其它只需小记忆容量，如：监视器(Monitor)、打印机(Printer)等周控制或工业控制上。
Drive in驱入
离子植入(ion implantation)虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯片较深(um级) 的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散到较深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称之驱入。
在驱入时，常通入一些氧气﹒因为硅氧化时，会产生一些缺陷，如空洞(Vacancy)，这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入是藉原子的扩散，因此其方向性是各方均等，甚至有可能从芯片逸出(out-diffusion)，这是需要注意的。
E-beam Lithography电子束微影技术
目前芯片制作中新使用之对准机，其曝光光源波长约为(365nm ~ 436nm) ，其可制作线宽约0.5u之IC图型。但当需制作更细之图型时，则目前之对准机，受曝光光源波长之限制，而无法达成，因此在次微米之微影技术中，即有用以电子束为曝光光源者，由于电子束波长甚短( 0.1?），故可得甚佳之分辨率，作出更细之IC图型，此种技术即称之电子束微影技术。
电子束微影技术，目前已应用于光罩制作上，至于应用于芯片制作中，则仍在发展中。
EFR Early Failure Rate早期故障率
Early Failure Rate是产品可靠度指针。意谓IC到客户手中使用其可能发生故障的机率。
当DRAM生产测试流程中经过BURN-IN高温高压测试后，体质不佳的产品便被淘汰掉。为了确定好的产品其可靠度达到要求，所以从母批中取样本做可靠度试验，试验中对产品
加高压高温，催使不耐久的产品故障，因而得知产品的可靠度。
故障机率与产品生命期之关系，类似浴缸，称为Bathtub Curve，如下图:
Electromigration电子迁移
所谓电子迁移，乃指在电流作用下今金属。此系电子的动量传给带正电之金属离子所造成的。当组件尺寸愈缩小时，相对地电流密度则愈来愈大;当此大电流经过集成电路中之薄金属层时，某些地方之金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近之导体短路，而金属空缺则会引起断路。
材料搬动主要原动力为晶界扩散。有些方法可增加铝膜导体对电迁移之抗力，例如:与铜形成合金，沉积时加O等方式。
ELECTRON/HOLE电子/电洞
电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周，形成原子。
电洞是晶体中，在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的"空缺" 因缺少一个电子，无法维持电中性，可视为带有一单位的正电荷。Ellipsometer椭圆测厚仪
将已知波长之入射光分成线性偏极或圆偏极，照射在待射芯片，利用所得之不同椭圆偏极光之强度讯号，以Fourier分析及Fresnel方程式，求得待测芯片膜厚与折射率之仪器，称为椭圆测厚仿。简单之结构如下图所示:
EM Electron Migration Test 电子迁移可靠度测试
当电流经过金属导线，使金属原子获得能量，沿区块边界
(Grain Boundaries)扩散(Diffusion)，使金属线产生空洞(V oid)，甚至断裂，形成失效。 其对可靠度评估可用电流密度线性模型求出：
AF ＝[J(stress)/J(op)]n ×exp[Ea/Kb(1/T(top)-1/T(stress))]
TF ＝AF ×T(stress)
SLIT TYPE WEDGE TYPE
F
bamboo grain F
End Point Detector 终点侦测器
在电浆蚀刻中，利用其反应特性，特别设计用以侦测反应何时完成的一种装置。一般终点
侦测器可分为下列三种: (1) (1) 雷射终点侦测器（Laser Endpoint Detector ）:利用雷射光入射反应物(即芯片)表面，当蚀刻发生时，反应层之厚度会逐渐减少，因而反射光会有干涉讯号产生，当蚀刻完成时，所接收之讯号亦己停止变化，即可测得终点。
(2) (2) 激发光终点侦涕器（Optical Emission Endpoint Detector ）:用一光谱接收器，接收蚀刻反应中某一反应副产物(Byproduct)所激发之光谙，当蚀刻反接逐渐完成，此副产物减少，光谱也渐渐变弱，即可侦测得其终点。
F
TIME
S I G N A L
End Point
Laser Endpoint Dectector
TIME
S I G N A L
End Point
Optical Emission Endpoint
Detector
(3) (3) 时间侦测器：直接设定反应时间，当时间终了，即结束其反应。
Energy 能量
能量是物理学之专有名词。
如上图，B 比A 之电压正l00伏，若在A 板上有一电子受B 板正电吸引而加速跑到B 板，这时电子在B 板就比在A 板多了100电子伏特的能量。
EPI WAFER 磊晶芯片
磊晶系在晶体表面成长一层晶体。
TIME
S I G N A L
End Point
Time Dectector
EPROM （ERASABLE-PROGRAMMABLE ROM）电子可程序只读存储器
MASK ROM内所存的资料是在FAB内制造过程中便已设定好，制造完后便无法改变。就像任天堂游戏卡内的MASK ROM，存的是金牌玛丽，就无法变成双截龙。而EPROM是在ROM内加一特殊结构叫A FAMDS，它可使ROM内的资料保存。但常紫外光照到它时，它会使ROM内的资料消失，每一个记忆单位都归零。然后工程人员再依程序的规范，用30伏左右的电压将0101…资料灌入每一记忆单位。如此就可灌电压，照紫光，重复使用，存入不同的资料。
也就是说如果任天堂游戏卡内使用的是EPROM，那么您打腻了金牌玛丽，就把卡匣照紫光，然后灌双截龙的程序进去。卡匣就变成双截龙卡，不用去交换店交换了。
ESD静电破坏Electrostatic Damage静电放电Electrostatic Discharge
1. 1.自然界之物质均由原子组成，而原子又由质子、中子及电子组成，在平常状态下，
物质呈中性，而在日常活动中，会使物质失去电子，或得到电子﹒此即产生一静电，得到电子之物质为带负静电，失去电子即带正静电。静电大小会随着日常的工作环境而有所不同，如下表所示。
活动情形
静电强度（V olt）
10-20﹪相对湿度65-95﹪相对湿度
走过地毯
走过塑料地扳
在椅子上工作
拿起塑料活页夹袋拿起塑料带
工作椅垫摩擦35,000
12,000
6,000
7,000
20,000
18,000
1,500
250
100
600
1,000
1,500
2. 2.当物质产生静电后，随时会放电，若放到电子组件上，例如IC，则会将组件破坏
而使不能正常工作，此即为静电破坏或静电放电。
3. 3.防止静电破坏方法有二：
在组件设计上加上静电保护电路。
在工作环境上减少静电。例如工作桌之接地线，测试员之静电环，在运送上使用防静电胶套及海绵等等。
ETCH蚀刻
在机体电路的制程中，常常需要将整个电路图案定义出来，其制造程序通常是先长出或盖上一层所需要之薄膜，再利用微影技术在这层薄膜上，以光阻定义出所欲制造之电路图案，再利用化学或物理方式将不需要之部份去除，此种去除步骤，便称为蚀刻(ETCH)。一般蚀刻可分为湿式蚀刻(WET ETCH)，及干式蚀刻(DRY ETCH) 两种。所谓湿蚀刻乃是利用化学品(通常是酸液)与所欲蚀刻之薄膜，起化学反应，产生气体或可溶性，生成物，达到图案定义之目的。而所谓干蚀刻，则是利用干蚀刻机台产生电浆将所欲蚀刻之薄膜，反应产生气体，由PUMP抽走达到图案定表之目的。
Exposure曝光
其意表略同于照相机底片之感光
在基集成电路之制造过程中，定义出精细之光阻图形为其中重要的步骤，以运用最广之5X STEPPER为例，其方式为以对紫外线敏感之光阻膜作为类似照相机底片，光罩上则有我们所设计之各种图形，以特殊波长之光线(G-LINE 436NM)照射光罩后，经过缩小镜片(REDUCTION LENS)光罩上之图形则呈5倍缩小后，精确地定义在底片上(芯片上之光阻膜) 经过显影后，即可将照到光(正光阻)之光阻显掉，而得到我们想要之各种精细图形，以作为蚀刻或离子植人用。
因光阻对于某特定波长之光线特别敏感，故在黄光室中，找将一切照明用光源过滤成黄色，以避免泛白光源中含有对光阻有感光能力之波长成份在，这一点各相关人员应特别注意，否则会发生光线污染现象，而扰乱精细之光阻图形。
Fabrication FAB制造
Fabrication为"装配"或"制造"之意，与Manufacture意思一样。半导体制造程序，其步骤繁多，且制程复杂，需要有非常精密的设备和细心的作业，才能达到无缺点的品质。FAB系Fabrication之缩写，指的是"工厂"之意。我们常称FAB为"晶圆区"，例如：进去"FAB"之前须穿上防尘衣。
FBFC Full Bit Function Chip全功能芯片
由于产品上会有缺陷，所以有些芯片无法全功能工作。因此须要雷射修补前测试，以便找到缺陷位置及多寡，接着就能利用雷射修补将有缺陷的芯片修补成全功能的芯片。(当缺陷超过一定限度时，无法修补成全功能芯片)
FIELD/ MOAT场区
FIELD直译的意思是”场”。如运动场，足球场和武道场等的场都叫做FIELD。它的涵义就是一个有专门用途的区域。
在IC内部结构中，有一区域是隔离电场的地方，通常介于两个MOS晶体管之间，称为场区。场区之上大部份会长一层厚的氧化层。
FILTRATION过滤
用过滤器（FILTER,为一半透明膜折叠而成）将液体或气体中的杂质给过滤掉，此称为FILTRATION（过滤）
故IC制造业对洁净度的要求是非常的严，故各种使用的液体或气体（包括大气）必须借着过滤以达到洁净的要求。
待过滤之液体及气体能经过过滤器且成功地将杂质挡下，必须借着一个PUMP制造压差来完成，如何选择一组恰当的过滤器及PUMP是首要的课题。
FIT Failure in Time
FIT 是用以表示产品可靠度的单位
FIT＝1 Failure in 109 Device-Hours
例如：1000 Devices工作1000 Hours后
1 Device 故障，则该产品的可靠度为：
（1 Failure）/（1000 Device × 1000
Hours）＝1000 FITs
Foundry客户委托加工
客户委托加工主要是接受客户委托，生产客户自有权利的产品，也就是客户提供光罩，由联华来生产制造，在将成品出售给客户，只收取代工费用，这种纯粹代工，不涉及销售的方式在国际间较通常的称呼就叫硅代工（Silicon Foundry）。
Four Point Probe四点针测
．是量测芯片片阻值(Sheet Resistance)Rs的仪器。
．其原理如下:
上图ABCD四针，A、D间通以电流I，B、C两针量取电压差(ΔV)，则
Rs = K．ΔV/ I ．
K是比例常数，和机台及针尖距离有关
F/S Finesonic Clean超音波清洗
超音波清洗的主要目的是用来去除附着在Wafer表面的particle，其反应机构有二:
1﹒化学作用:利用SC-1中的NH4,OH, H2O2，与Silicon 表面反应，将particle剥除。
2﹒物理作用:利用频率800 KHz，功率450W x 2的超音波震荡去除particle。
FTIR傅氏转换红外线光谱分析仪
FTIR乃利用红外线光谱经傅利叶转换进而分析杂质浓度的光谱分析仪器。
．己发展成熟，可Routine应用者，计有:
a. BPSG/PSG之含磷、含硼量预测。
b. 芯片之含氧、含碳量预测
c. 磊晶之厚度量测
．发展中需进一步Setup者有:
a. 氮化硅中氢含量预测
b. 复晶硅中含氧量预测
c. 光阻特性分析
FTIR为一极便利之分析仪器，STD的建立为整个量测之重点，由于其中多利用光学原理，芯片状况( i.e.晶背处理状况)对量测结果影响至钜。
FTY Final Test Yield
在晶圆出厂后，仍须经过包装及T1 (断/短路测试)，Burn-in(烧结)，T3(高温功能测试)，T4(低温功能测试)，QA测试，方能销售，出货至客户手中。
在这段漫长而繁复的测试过程中，吾人定义Final Test Yield为:
T1 Yield* Burn-in Yield*T3 Yield*T4 Yield
Fuke Defect
成因为硅化物之氧化，尤其是以水蒸气去致密化PBSG 时会发生，造成闸极(Poly Gate)与金属间的短路，如图所示：
硅化物之氧化可分为二类型：(以TiSi2为例)
l﹒热力学观点SiO2是最稳定，故Si扩散至TiSi2之表面时，会与H20反应成SiO2而非TiO2。2﹒动力学观点而言，当Si不足时，则会形成TiO2而将TiSi2 分解。
GATE OXIDE闸极氧化层
GATE OXIDE是MOSFET(金氧半场效晶体管)中，相当重要的闸极之下的氧化层。此氧化层厚度较薄，且品质要求也较严格。
Gate Valve闸阀
用来控制气体压力之控制装置。
通常闸阀开启愈大，气体于反应室内呈现之压力较低，反之，开启愈小，压力较高。
GEC Good Electrical Chip优良电器特性芯片
能够合于规格书(Data Book)上所定义电器特性的芯片。这些芯片才能被送往芯片包装工厂制成成品销售给客户。
GETTERING吸附
"GETTERING"--系于半导休制程中，由于可能受到晶格缺陷"(CRYSTAL DEFECT) 或金属类杂质污染等之影响，造成组件接口之间可能有漏电流(JUNCTION LEAKAGE)存在，而影响组件特性;如何将这些晶格缺陷、金属杂质摒除解决的种种技术上做法，就叫做"GETTERING"(吸附)
吸附一般又可分"内部的吸附°一INIRNINGSIC GETTERING。
及"外部的吸附"一EXTRINSIC GETTERING﹒
前者系在下线制造之前先利用特殊高温步让谋晶圆表面的「晶格缺陷或含氧量」尽量降低。后者系利用外在方法如:晶背伤言、磷化物(POCL3)预置ETC将晶圆表面的缺陷及杂质等尽量吸附到晶圆背面。
二者均可有效改善上述问题。
G-lineG-光线
G-line系指一种光波的波长，多系水银灯所发出之光波波长之一，其波长为436nm。
G-line之光源，最常作为Stepper之曝光用，Stepper所用之水银灯，本来系由许多不同之波长的光组成，利用一些Mirror和Filter反射、过滤的结果，会将其它波长之光过滤掉，仅余G-line作为曝光用，使用单一波长作为曝光光源可以得到较佳的能量控制和解析力，但由于其为单色波，故产生之驻波效应(Standing Wave)对光阻图案产生很大的影响，在选择最佳光阻厚度，以符合驻波的特性，成为G-line Stepper最主要的工作之一。
Global Alignment整片性对准与计算
Global Alignment系指整片芯片在曝光前，先做整片性对准与计算，然后接着可做整片芯片之曝光。
?Global Alignment分为二种
1.普通的Global Alignment:每片芯片共对准左右二点。
2. Advance Global Alignment:每月芯片对准预先设定好之指定数个Field的对准键，连续对准完毕并经计算机计算后，才整片曝光。
GOI Gate Oxide Integrity闸极氧化层完整性
半导体组件中，闸极氧化层的完整与否，关系着电容上电荷的存放能力，故需设计一适当流程，其主要目的在测闸极氧化层之崩溃电压(breakdown voltage)、有效氧化层厚度等，以仿真闸极氧化层的品质及可信赖度，通常即以此崩溃电压值表示GOI的优劣程度。
GRAIN SIZE颗粒大小
直译为颗粒大小。一种晶体材料形成后，从微观的角度来看，材料都是一大堆颗粒累叠在一起而成。这些颗粒有大有小，尺寸不一。而且材料的特性也会因为颗粒大小而变化，故常要注意其大小变化。
GRR Study Gauge Repeatability and Reproducibility量测仪器重复性与再现性之研究
将量测仪器的重复性一仪器本身的变异，再现性--操作人本身的变异，用统计的方法算出，以判断量测仪器是否符合制程参数控制之需要。
True
Standard
Repeatability
True
Standard
Reproducibility
H2SO4硫酸
SUIFURIC ACID 硫酸
目前最广泛使用的工业化学品。强力腐蚀性，浓稠，油状液体，依纯度不同，由无色至暗棕色，与水以各种不同比例互溶。甚具活性。
溶解大部份的金属。浓硫酸具氧化，脱水，磺化大部分的有机化合物，常常引起焦黑。比重1.84，沸点315℃。
与水混合时，须格外小心，由于放热引起爆炸性的溅泼，永远是将酸加到水中，而非加水至酸中。
不小心被溅到，用大量水冲洗。
目前在线上，主要用于SO清洗及光阻去除
半导体名词解释
1. 何谓PIE PIE的主要工作是什幺 答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义 答：8吋硅片(wafer)直径为200mm , 直径为300mm硅片即12吋. 3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺未来北京的Fab4(四厂)采用多少mm的wafer工艺 答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达工艺。未来北京厂工艺wafer将使用300mm(12英寸)。 4. 我们为何需要300mm 答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低200→300 面积增加倍,芯片数目约增加倍 5. 所谓的um 的工艺能力(technology)代表的是什幺意义 答：是指工厂的工艺能力可以达到um的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 6. 从>>>> 的technology改变又代表的是什幺意义 答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从-> -> -> -> 代表着每一个阶段工艺能力的提升。 7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓N, P-type wafer 答：N-type wafer 是指掺杂negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer 是指掺杂positive 元素(3价电荷元素, 例如：B、In)的硅片。 8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程(module) 答：主要有四个部分：DIFF（扩散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蚀）。其中DIFF又包括FURNACE(炉管)、WET(湿刻)、IMP(离子注入)、RTP(快速热处理)。TF包括PVD(物理气相淀积)、CVD(化学气相淀积) 、CMP(化学机械研磨)。硅片的制造就是依据客户的要求，不断的在不同工艺过程（module）间重复进行的生产过程，最后再利用电性的测试，确保产品良好。 9. 一般硅片的制造常以几P几M 及光罩层数(mask layer)来代表硅片工艺的时间长短，请问几P几M及光罩层数(mask layer)代表什幺意义 答：几P几M代表硅片的制造有几层的Poly(多晶硅)和几层的metal(金属导线).一般的逻辑产品为1P6M( 1层的Poly和6层的metal)。而
半导体工艺英语名词解释
半导体工艺英语名词解释 CMP CMP 是哪三个英文单词的缩写 答：Chemical Mechanical Polishing (化学机械研磨) CMP是哪家公司发明的 答：CMP是IBM在八十年代发明的。 简述CMP的工作原理 答：化学机械研磨是把芯片放在旋转的研磨垫(pad)上，再加一定的压力，用化学研磨液(slurry)来研磨的。为什幺要实现芯片的平坦化 答：当今电子元器件的集成度越来越高，例如奔腾IV就集成了四千多万个晶体管，要使这些晶体管能够正常工作，就需要对每一个晶体管加一定的电压或电流，这就需要引线来将如此多的晶体管连接起来，但是将这幺多的晶体管连接起来，平面布线是不可能的，只能够立体布线或者多层布线。在制造这些连线的过程中，层与层之间会变得不平以至不能多层迭加。用CMP来实现平坦化，使多层布线成为了可能。 CMP在什幺线宽下使用 答：CMP在微米以下的制程要用到。 什幺是研磨速率（removal rate） 答：研磨速率是指单位时间内研磨膜厚度的变化。 研磨液(slurry)的组成是什幺 答：研磨液是由研磨颗粒(abrasive particles)，以及能对被研磨膜起化学反应的化学溶液组成。 为什幺研磨垫(Pad)上有一些沟槽(groove) 答：研磨垫上的沟槽是用来使研磨液在研磨垫上达到均匀分布，使得研磨后芯片上的膜厚达到均匀。 为什幺要对研磨垫进行功能恢复(conditioning) 答：研磨垫在研磨一段时间后，就有一些研磨颗粒和研磨下来的膜的残留物留在研磨垫上和沟道内,这些都会影响研磨液在研磨垫的分布,从而影响研磨的均匀性。 什幺是blanket wafer 什幺是pattern wafer 答：blanket wafer 是指无图形的芯片。pattern wafer 是指有图形的芯片。
半导体物理之名词解释
1.迁移率 参考答案： 单位电场作用下，载流子获得的平均定向运动速度，反映了载流子在电场作用下的输运能力，是半导体物理中重要的概念和参数之一。迁移率的表达式为：* q m τμ= 可见，有效质量和弛豫时间（散射）是影响迁移率的因素。 影响迁移率的主要因素有能带结构（载流子有效质量）、温度和各种散射机构。 n p neu peu σ=+ 2.过剩载流子 参考答案： 在非平衡状态下，载流子的分布函数和浓度将与热平衡时的情形不同。非平衡状态下的载流子称为非平衡载流子。将非平衡载流子浓度超过热平衡时浓度的部分，称为过剩载流子。 非平衡过剩载流子浓度：00,n n n p p p ?=-?=-，且满足电中性条件：n p ?=?。可以产 生过剩载流子的外界影响包括光照（光注入）、外加电压（电注入）等。 对于注入情形，通过光照或外加电压（如碰撞电离）产生过剩载流子：2i np n >，对于抽取情形，通过外加电压使得载流子浓度减小：2i np n <。 3. n 型半导体、p 型半导体 N 型半导体：也称为电子型半导体.N 型半导体即自由电子浓度远大于空穴浓度的杂质半导体.在纯净的硅晶体中掺入五价元素（如磷）,使之取代晶格中硅原子的位置,就形成了N 型半导体.在N 型半导体中,自由电子为多子,空穴为少子,主要靠自由电子导电.自由电子主要由杂质原子提供,空穴由热激发形成.掺入的杂质越多,多子（自由电子）的浓度就越高,导电性能就越强. P 型半导体：也称为空穴型半导体.P 型半导体即空穴浓度远大于自由电子浓度的杂质半导体.在纯净的硅晶体中掺入三价元素（如硼）,使之取代晶格中硅原子的位子,就形成P 型半导体.在P 型半导体中,空穴为多子,自由电子为少子,主要靠空穴导电.空穴主要由杂质原子提供,自由电子由热激发形成.掺入的杂质越多,多子（空穴）的浓度就越高,导电性能就越强. 4. 能带 当N 个原子处于孤立状态时，相距较远时，它们的能级是简并的，当N 个原子相接近形成晶体时发生原子轨道的交叠并产生能级分裂现象。当N 很大时，分裂能级可看作是准连续
半导体行业的英文单词和术语
半导体行业的英文单词和术语 A 安全地线safe ground wire 安全特性security feature 安装线hook-up wire 按半周进行的多周期控制multicycle controlled by half-cycle 按键电话机push-button telephone set 按需分配多地址demand assignment multiple access(DAMA) 按要求的电信业务demand telecommunication service 按组编码encode by group B 八木天线Yagi antenna 白噪声white Gaussian noise 白噪声发生器white noise generator 半波偶极子halfwave dipole 半导体存储器semiconductor memory 半导体集成电路semiconductor integrated circuit 半双工操作semi-duplex operation 半字节Nib 包络负反馈peak envelop negative feed-back 包络延时失真envelop delay distortion 薄膜thin film 薄膜混合集成电路thin film hybrid integrated circuit 保护比（射频）protection ratio (RF) 保护时段guard period 保密通信secure communication 报头header 报文分组packet 报文优先等级message priority 报讯alarm 备用工作方式spare mode 背景躁声background noise 倍频frequency multiplication 倍频程actave 倍频程滤波器octave filter 被呼地址修改通知called address modified notification 被呼用户优先priority for called subscriber 本地PLMN local PLMN 本地交换机local exchange 本地移动用户身份local mobile station identity ( LMSI) 本地震荡器local oscillator
半导体物理名词解释
半导体物理名词解释
1.单电子近似：假设每个电子是在周期性排列且固定不动的原子核势场及其他电子的平均势场中运动。该势场是具有与晶格同周期的周期性势场。 2.电子的共有化运动：原子组成晶体后，由于电子壳层的交叠，电子不再完全局限在某一个原子上，可以由一个原于转移到相邻的原子上去，因而，电子将可以在整个晶体中运动。这种运动称为电子的共有化运动。 3.允带、禁带： N个原子相互靠近组成晶体，每个电子都要受到周围原子势场作用，结果是每一个N度简并的能级都分裂成距离很近能级，N个能级组成一个能带。分裂的每一个能带都称为允带。允带之间没有能级称为禁带。 4.准自由电子：内壳层的电子原来处于低能级，共有化运动很弱，其能级分裂得很小，能带很窄，外壳层电子原来处于高能级，特别是价电子，共有化运动很显著，如同自由运动的电子，常称为“准自由电子”，其能级分裂得很厉害，能带很宽。 6.导带、价带：对于被电子部分占满的能带，在外电场的作用下，电子可从外电场中吸收能量跃迁到未被电子占据的能级去，形成了电流，起导电作用，常称这种能带为导带。下面是已被价电子占满的满带，也称价带。 8.（本证激发）本征半导体导电机构：对本征半导体，导带中出现多少电子，价带中相应地就出现多少空穴，导带上电子参与导电，价带上空穴也参与导电，这就是本征半导体的导电机构。 9.回旋共振实验意义：这通常是指利用电子的回旋共振作用来进行测试的一种技术。该方法可直接测量出半导体中载流子的有效质量，并从而可求得能带极值附近的能带结构。当交变电磁场角频率W等于回旋频率Wc时，就可以发生共振吸收，Wc=qB/有效质量 10.波粒二象性，动量，能量 P=m0v E=1 2P2 m0 P=hk 1.间隙式杂质：杂质原子位于晶格原子间的间隙位置，称为间隙式杂质。
半导体物理考试名词解释
1. 有效质量:粒子在晶体中运动时具有的等效质量，它概括 了半导体内部势场的作用。 2. 费米能级:费米能级是T=0 K时电子系统中电子占据态和未占据态的分界线，是T=0 K时系统中电子所能具有的最高能量。 3. 准费米能级:半导体处于非平衡态时，导带电子和价带空穴不再有统一的费米能级，但可以认为它们各自达到平衡，相应的费米能级称为电子和空穴的准费米能级。 4. 金刚石型结构：金刚石结构是一种由相同原子构成的复式 晶体，它是由两个面心立方晶胞沿立方体的空间对角线彼此位移四分之一空间对角线长度套构而成。每个原子周围都有4个最近邻的原子，组成一个正四面体结构。 5. 闪锌矿型结构：闪锌矿型结构的晶胞，它是由两类原子各 自组成的面心立方晶格，沿空间对角线彼此位移四分之一空间对角线长度套构而成。 6. N型半导体:在纯净的硅晶体中掺入五价元素（如磷），使 之取代晶格中硅原子的位置，就形成了N型半导体。7. P型半导体:在纯净的硅晶体中掺入三价元素（如硼）， 使之取代晶格中硅原子的位置，形成P型半导体。 8. 状态密度:在能带中能量E附近每单位能量间隔内的量子 态数 9. 费米分布函数:大量电子在不同能量量子态上的统计分布 10.非平衡载流子:半导体处于非平衡态时，比平衡态时多出来的那一部分载流子称为非平衡载流子。Δp=Δn 11.直接复合：电子从导带直接跃迁至价带与空穴相遇而复 合。 12.间接复合:电子通过禁带中的能级而跃迁至价带与空穴 相遇而复合。 13.施主能级:通过施主掺杂在半导体的禁带中形成缺陷能 级，被子施主杂质束缚的电子能量状态称施主能级。 14 受主能级：通过受主掺杂在半导体的禁带中形成缺陷能 级。正常情况下，此能级为空穴所占据，这个被受主杂质束缚的空穴的能量状态称为受主能级。 15.陷阱中心:半导体中的杂质和缺陷在禁带中形成一定的能 级，这些能级具有收容部分非平衡载流子的作用，杂质能级的这种积累非平衡载流子的作用称为陷阱效应。把产生显著陷阱效应的杂质和缺陷称为陷阱中心。 16.复合中心：半导体中的杂质和缺陷可以在禁带中形成一定 的能级，对非平衡载流子的寿命有很大影响。杂质和缺陷越多，寿命越短，杂质和缺陷有促进复合的作用，把促进复合的杂质和缺陷称为复合中心。（2分） 17等电子复合中心：等电子复合中心：在Ⅲ－Ⅴ族化合物半导体中掺入一定量的与主原子等价的某种杂质原子，取代格点上的原子。由于杂质原子和主原子之间电负性的差别，中性杂质原子可以束缚电子或空穴而成为带电中心，带电中心会吸引和被束缚载流子符号相反的载流子，形成一个激子束缚态。 18.迁移率：单位电场作用下，载流子获得的平均定向运动速度，反映了载流子在电场作用下的输运能力，是半导体物 理中重要的概念和参数之一。迁移率的表达式为：μ=qτ/m* 。可见，有效质量和弛豫时间（散射）是影响迁移率的因素。 19.漂移运动:载流子在电场作用下的运动。总漂移电流密度方程 E pq nq J J J p n p n ) (μ μ+ = + = 20.扩散运动：当半导体内部的载流子存在浓度梯度时，引起载流子由浓度高的地方向浓度低的地方扩散，扩散运动是载流子的有规则运动。电子扩散电流dx dn qD J n diff n = , 空穴扩散电流dx dp qD J p diff p - = , 21.简并半导体:对于重掺杂半导体，费米能级接近或进入导带或价带，导带/价带中的载流子浓度很高，泡利不相容原理起作用，电子和空穴分布不再满足玻耳兹曼分布，需要采用费米分布函数描述。称此 类半导体为简并半导体。满足的条件 为 22.非简并半导体:掺杂浓度较低，其费米能级EF在禁带中 的半导体;半导体中载流子分布可由经典的玻尔兹曼分布代替费米分布描述时，称之为非简并半导体 23迁移率：单位电场作用下，载流子获得的平均定向运动速度，反映了载流子在电场作用下的输运能力，是半导体物理中重要的概念和参数之一。迁移率的表达式为：μ=qτ/m* 。可见，有效质量和弛豫时间（散射）是影响迁移率的因素。 24硅中掺金的工艺主要用于制造＿＿器件。 若某材料电阻率随温度上升而先下降后上升，该材料是＿＿。 25.Pn结外加反向偏压时，流过pn结的电流比由扩散理论得 到的理论结果要大，而且随外加反向偏压的增大而缓慢增加。除扩散电流外，该电流还包括＿＿。 26若某半导体导带中发现电子的几率为零，则该半导体必定＿＿。 27室温下，，已知Si的电子迁移率为， Dn为。 28在光电转换过程中，硅材料一般不如砷化镓量子效率高，因其。 28．有效陷阱中心的位置靠近。 29.对于只含一种杂质的非简并n型半导体，费米能级Ef随 温度上升而。 30.长声学波对载流子的散射几率Ps与温度T的关系 是，由此所决定的迁移率与温度的关系为31.已知硅的禁带宽度为1.12eV，则本征吸收的长波限为 （微米），锗的禁带宽度为0.67eV，则长波限为（微米）。 32.复合中心的作用是。起有效复合中 心的杂质能级必须位于，而且对电子和空穴的俘获系数rn 和rp 须满足。 0.026 k T q V =
半导体名词解释
1. 何谓PIE? PIE的主要工作是什幺? 答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。 2. 200mm，300mm Wafer 代表何意义? 答：8吋硅片(wafer)直径为 200mm , 直径为 300mm硅片即12吋. 3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？ 答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺。未来北京厂工艺wafer将使用300mm(12英寸)。 4. 我们为何需要300mm? 答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低 200→300 面积增加2.25倍,芯片数目约增加2.5倍 5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？ 答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。 6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？ 答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。从0.35um -> 0.25um -> 0.18um ->
0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。 7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓 N, P-type wafer? 答：N-type wafer 是指掺杂 negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer 是指掺杂 positive 元素(3价电荷元素, 例如：B、In)的硅片。 8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程(module)？ 答：主要有四个部分：DIFF（扩散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蚀）。其中DIFF又包括FURNACE(炉管)、WET(湿刻)、IMP(离子注入)、RTP(快速热处理)。TF包括PVD(物理气相淀积)、CVD(化学气相淀积) 、CMP(化学机械研磨)。硅片的制造就是依据客户的要求，不断的在不同工艺过程（module）间重复进行的生产过程，最后再利用电性的测试，确保产品良好。 9. 一般硅片的制造常以几P几M 及光罩层数(mask layer)来代表硅片工艺的时间长短，请问几P几M及光罩层数(mask layer)代表什幺意义？ 答：几P几M代表硅片的制造有几层的Poly(多晶硅)和几层的metal(金属导线).一般0.15um 的逻辑产品为1P6M( 1层的Poly和6层的metal)。而 光罩层数（mask layer）代表硅片的制造必需经过几次的PHOTO（光刻）. 10. Wafer下线的第一道步骤是形成start oxide 和zero layer? 其中start oxide 的目的是为何？ 答：①不希望有机成分的光刻胶直接碰触Si 表面。 ②在laser刻号过程中,亦可避免被产生的粉尘污染。 11. 为何需要zero layer? 答：芯片的工艺由许多不同层次堆栈而成的, 各层次之间以zero layer当做对准的基准。 12. Laser mark是什幺用途? Wafer ID 又代表什幺意义? 答：Laser mark 是用来刻wafer ID, Wafer ID 就如同硅片的身份证一样,一个ID代表一片硅片的身份。 13. 一般硅片的制造(wafer process)过程包含哪些主要部分？ 答：①前段（frontend）-元器件(device)的制造过程。 ②后段（backend）-金属导线的连接及护层（passivation） 14. 前段（frontend）的工艺大致可区分为那些部份? 答：①STI的形成(定义AA区域及器件间的隔离)
半导体名词解释
ACTIVE AREA主动区(工作区) 主动晶体管(ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中ACTIVE AREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的，而由于利用到局部场氧化之步骤．所以Active AREA 会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM 之场区氧化而言大概会有O.5 UM之BIRD'S BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UM Acetone丙酮 1.丙碗是有机溶剂的一种，分子式为CH30HCH3 2.性质：无色，具剌激性薄荷臭味之液体 3.用途：在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭 4﹒毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。 5﹒允许浓度:1000ppm ADI显影后检查 After Developing Inspection之缩写 目的：检查黄光室制程;光阻覆盖→对准→曝光弓显影。发现缺点后，如覆盖不良、显影不良‥‥等即予修改(Rework)﹒以维产品良率、品质。 方法：利用目检、显微镜为之。 AEI蚀刻后检查 1. AEI 即After Etching Inspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。 2. AEI之目的有四： 2-1提高产品良率，避免不良品外流。 2-2达到品质的一致性和制程之重复性。 2-3显示制程能力之指针。 2-4防止异常扩大，节省成本 3. 通常AEI检查出来之不良品，非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低之缺点。Air Shower空气洗尘室 进入洁净室之前，须穿无尘衣，因在外面更衣室之故﹒无尘衣上沽着尘埃，故进洁净室之前﹒须经空气喷洗机将尘埃吹掉。 Alignment对准 目的：在IC的制造过程中，必须经过6至10次左右的对准、曝光来定义电路图案，对准就是要将层层图案精确地定义显像在芯片上面。
半导体名词解释
1)Acetone 丙酮 丙酮是有机溶剂的一种，分子式为CH3COCH3 性质：无色，具剌激性薄荷臭味的液体 用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭 毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意 识不明等。 允许浓度：1000ppm 2)Active Area 主动区域 MOS核心区域，即源，汲，闸极区域 3)AEI蚀刻后检查 （1）AEI 即After Etching Inspection，在蚀刻制程光阻去除前和光阻去除后，分别对产品实施主检或抽样检查。 （2）AEI的目的有四： 提高产品良率，避免不良品外流。 达到品质的一致性和制程的重复性。 显示制程能力的指标。 防止异常扩大，节省成本 （3）通常AEI检查出来的不良品，非必要时很少做修改。因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低的缺点。4）Al-Cu-Si 铝硅铜 金属溅镀时所使用的原料名称，通常是称为T arget，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝1%硅．后来为了金属电荷迁移现象(Electromigration) 故渗加 0.5%铜降低金属电荷迁移 5）Alkaline Ions 碱金属雕子 如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。
6）Alloy 合金 半导体制程在蚀刻出金属连线后，必须加强Al与SiO2间interface的紧密度，故进行Alloy步骤，以450℃作用30min，增加Al与Si的紧密程度，防止Al层的剥落及减少欧姆接触的电阻值，使R C的值尽量减少。 7）Aluminum 铝 一种金属元素，质地坚韧而轻，有延展性，容易导电。普遍用于半导体器件间的金属连线，但因其易引起spike及Electromigration，故实际中会在其中加入适量的Cu或Si 8）Anneal 回火 又称退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。 a)激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载 流子，起到杂质的作用。 b)消除损伤：离子植入后回火是为了修复因高能加速的离子直接打入芯片而产生的损毁 区（进入底材中的离子行进中将硅原子撞离原来的晶格位置，致使晶体的特性改变）。 而这种损毁区，经过回火的热处理后即可复原。这种热处理的回火功能可利用其温度、 时间差异来控制全部或局部的活化植入离子的功能 c)氧化制程中的回火主要是为了降低界面态电荷，降低SiO2的晶格结构 退火方式： ?炉退火 ?快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等) 9）Angstrom 埃(?) 是一个长度单位，1?=10-10米,其大小为1公尺的佰亿分之一，约人的头发宽度的伍拾万分之
半导体物理试卷a答案
一、名词解释（本大题共5题每题4分，共20分） 1. 受主能级：通过受主掺杂在半导体的禁带中形成缺陷能级。正常情况下，此能级为空穴所占据，这个被受主杂质束缚的空穴的能量状态称为受主能级。 2. 直接复合：导带中的电子越过禁带直接跃迁到价带，与价带中的空穴复合，这样的复合过程称为直接复合。 3. 空穴：当满带顶附近产生P0个空态时，其余大量电子在外电场作用下所产生的电流，可等效为P0个具有正电荷q和正有效质量m p，速度为v(k)的准经典粒子所产生的电流，这样的准经典粒子称为空穴。 4. 过剩载流子：在光注入、电注入、高能辐射注入等条件下，半导体材料中会产生高于热平衡时浓度的电子和空穴，超过热平衡浓度的电子△n=n-n0和空穴 △p=p-p0称为过剩载流子。 5.费米能级、化学势 答：费米能级与化学势：费米能级表示等系统处于热平衡状态，也不对外做功的情况下，系统中增加一个电子所引起系统自由能的变化，等于系统的化学势。处于热平衡的系统有统一的化学势。这时的化学势等于系统的费米能级。费米能级和温度、材料的导电类型杂质含量、能级零点选取有关。费米能级标志了电子填充能级水平。费米能级位置越高，说明较多的能量较高的量子态上有电子。随之温度升高，电子占据能量小于费米能级的量子态的几率下降，而电子占据能量大于费米能级的量子态的几率增大。 二、选择题（本大题共5题每题3分，共15分） 1．对于大注入下的直接辐射复合，非平衡载流子的寿命与（D ） A. 平衡载流子浓度成正比 B. 非平衡载流子浓度成正比 C. 平衡载流子浓度成反比 D. 非平衡载流子浓度成反比 2．有3个硅样品，其掺杂情况分别是： 含铝1×10-15cm-3乙.含硼和磷各1×10-17cm-3丙.含镓1×10-17cm-3 室温下，这些样品的电阻率由高到低的顺序是（C ） 甲乙丙 B. 甲丙乙 C. 乙甲丙 D. 丙甲乙3．有效复合中心的能级必靠近( A ) 禁带中部 B.导带 C.价带 D.费米能级4．当一种n型半导体的少子寿命由直接辐射复合决定时，其小注入下的少子寿
半导体专业术语英语
1. acceptance testing (WAT: wafer acceptance testing) 2. acceptor: 受主，如B，掺入Si中需要接受电子 3. ACCESS：一个EDA（Engineering Data Analysis）系统 4. Acid：酸 5. Active device：有源器件，如MOS FET（非线性，可以对信号放大） 6. Align mark(key)：对位标记 7. Alloy：合金 8. Aluminum：铝 9. Ammonia：氨水 10. Ammonium fluoride：NH4F 11. Ammonium hydroxide：NH4OH 12. Amorphous silicon：α-Si，非晶硅（不是多晶硅） 13. Analog：模拟的 14. Angstrom：A（1E-10m）埃 15. Anisotropic：各向异性（如POLY ETCH） 16. AQL(Acceptance Quality Level)：接受质量标准，在一定采样下，可以95%置信度通过质量标准（不同于可靠性，可靠性要求一定时间后的失效率） 17. ARC(Antireflective coating)：抗反射层（用于METAL等层的光刻） 18. Antimony(Sb)锑 19. Argon(Ar)氩 20. Arsenic(As)砷 21. Arsenic trioxide(As2O3)三氧化二砷 22. Arsine(AsH3) 23. Asher：去胶机 24. Aspect ration：形貌比（ETCH中的深度、宽度比） 25. Autodoping：自搀杂（外延时SUB的浓度高，导致有杂质蒸发到环境中后，又回掺到外延层） 26. Back end：后段（CONTACT以后、PCM测试前） 27. Baseline：标准流程 28. Benchmark：基准 29. Bipolar：双极 30. Boat：扩散用（石英）舟 31. CD：（Critical Dimension）临界（关键）尺寸。在工艺上通常指条宽，例如POLY CD 为多晶条宽。 32. Character window：特征窗口。用文字或数字描述的包含工艺所有特性的一个方形区域。 33. Chemical-mechanical polish（CMP）：化学机械抛光法。一种去掉圆片表面某种物质的方法。 34. Chemical vapor deposition（CVD）：化学汽相淀积。一种通过化学反应生成一层薄膜的工艺。 35. Chip：碎片或芯片。 36. CIM：computer-integrated manufacturing的缩写。用计算机控制和监控制造工艺的一种综合方式。 37. Circuit design ：电路设计。一种将各种元器件连接起来实现一定功能的技术。 38. Cleanroom：一种在温度，湿度和洁净度方面都需要满足某些特殊要求的特定区域。
半导体物理名词解释总结(不完全正确,仅供参考)
●有效质量：粒子在晶体中运动时具有的等效质量，它概括了半导体内部势场的作用。其 物理意义：1.有效质量的大小仍然是惯性大小的量度；2.有效质量反映了电子在晶格与外场之间能量和动量的传递，因此可正可负。 ●能带：晶体中，电子的能量是不连续的，在某些能量区间能级分布是准连续的，在某些 区间没有能及分布。这些区间在能级图中表现为带状，称之为能带。 ●空穴：假想的粒子，与价带顶部的空状态相关的带正电“粒子”。 ●空穴：在电子挣脱价键的束缚成为自由电子，其价键中所留下来的空位。 ●空穴：定义价带中空着的状态看成是带正电荷的粒子，称为空穴。 ●替位式杂质：杂质原子取代晶格原子而位于晶格点处。 ●间隙式杂质：杂质原子位于晶格原子的间隙位置。 ●点缺陷：是最简单的晶体缺陷，它是在结点上或邻近的微观区域内偏离晶体结构正常排 列的一种缺陷。包括：间隙原子和空位是成对出现的弗仓克耳缺陷和只在晶体内形成空位而无间隙原子的肖特基缺陷。 ●施主能级：通过施主掺杂在半导体的禁带中形成缺陷能级，被子施主杂质束缚的电子能 量状态称为施主能级。 ●施主能级：离化能很小，在常温下就能电离而向导带提供电子，自身成为带正电的电离 施主，通常称这些杂质能级为施主能级。 ●受主杂质：能够接受电子而产生导电空穴，并形成负电中心的杂质。 ●受主杂质：Ⅲ族杂质在硅、锗中能够接受电子而产生导电空穴，并形成负点中心，所以 称它们为受主杂质或p型杂质。 ●受主能级：通过受主掺杂在半导体的禁带中形成缺陷能级。正常情况下，此能级为空穴 所占据，这个被受主杂质束缚的空穴的能量状态称为受主能级。 ●n型半导体：以电子为主要载流子的半导体。 ●p型半导体：以空穴为主要载流子的半导体。 ●多数载流子：指的是半导体中的电子流。n型半导体中的电子和p型半导体中的空穴称 之为多数载流子。 ●少数载流子：指的是半导体中的电子流。n型半导体中的空穴和p型半导体中的电子称 之为少数载流子。 ●（半导体材料中有电子和空穴两种载流子。在 N 型半导体中,电子是多数载流子, 空穴 是少数载流子。在P型半导体中,空穴是多数载流子,电子是少数载流子。）
半导体物理试卷b答案
半导体物理试卷b答案 Document serial number【NL89WT-NY98YT-NC8CB-NNUUT-NUT108】
一、名词解释（本大题共5题每题4分，共20分） 1. 直接复合：导带中的电子越过禁带直接跃迁到价带，与价带中的空穴复合，这样的复合过程称为直接复合。 2.本征半导体：不含任何杂质的纯净半导体称为本征半导体，它的电子和空穴数量相同。 3．简并半导体：半导体中电子分布不符合波尔兹满分布的半导体称为简并半导体。 过剩载流子：在光注入、电注入、高能辐射注入等条件下，半导体材料中会产生高于热平衡时浓度的电子和空穴，超过热平衡浓度的电子△n=n-n 和空穴 称为过剩载流子。 △p=p-p 4. 有效质量、纵向有效质量与横向有效质量 答：有效质量：由于半导体中载流子既受到外场力作用，又受到半导体内部周期性势场作用。有效概括了半导体内部周期性势场的作用，使外场力和载流子加速度直接联系起来。在直接由实验测得的有效质量后，可以很方便的解决电子的运动规律。 5. 等电子复合中心 等电子复合中心：在III- V族化合物半导体中掺入一定量与主原子等价的某种杂质原子，取代格点上的原子。由于杂质原子与主原子之间电性上的差别，中性杂质原子可以束缚电子或空穴而成为带电中心。带电中心吸引与被束缚载流子符号相反的载流子，形成一个激子束缚态。这种激子束缚态叫做等电子复合中心。 二、选择题（本大题共5题每题3分，共15分） 1．对于大注入下的直接辐射复合，非平衡载流子的寿命与（D ） A. 平衡载流子浓度成正比 B. 非平衡载流子浓度成正比 C. 平衡载流子浓度成反比 D. 非平衡载流子浓度成反比2．有3个硅样品，其掺杂情况分别是： 甲．含铝1×10-15cm-3乙.含硼和磷各1×10-17cm-3丙.含镓1×10-17cm-3室温下，这些样品的电子迁移率由高到低的顺序是（C ） 甲乙丙 B. 甲丙乙 C. 乙甲丙 D. 丙甲乙
半导体一些术语的中英文对照
离子注入机 ion implanter LSS理论 Lindhand Scharff and Schiott theory 又称“林汉德-斯卡夫-斯高特理论”。 沟道效应 channeling effect 射程分布 range distribution 深度分布 depth distribution 投影射程 projected range 阻止距离 stopping distance 阻止本领 stopping power 标准阻止截面 standard stopping cross section 退火 annealing 激活能 activation energy 等温退火 isothermal annealing 激光退火 laser annealing 应力感生缺陷 stress-induced defect 择优取向 preferred orientation
制版工艺 mask-making technology 图形畸变 pattern distortion 初缩 first minification 精缩 final minification 母版 master mask 铬版 chromium plate 干版 dry plate 乳胶版 emulsion plate 透明版 see-through plate 高分辨率版 high resolution plate, HRP 超微粒干版 plate for ultra-microminiaturization 掩模 mask 掩模对准 mask alignment 对准精度 alignment precision 光刻胶 photoresist 又称“光致抗蚀剂”。 负性光刻胶 negative photoresist
半导体物理考试重点
半导体物理考试重点 题型：名词解释3*10=30分；简答题4*5=20分；证明题10*2=20分；计算题15*2=30分 一．名词解释 1、施主杂志：在半导体中电离时，能够释放电子而产生导电电子并形成正电中心的杂质称为施主杂质。 2、受主杂志：在半导体中电离时，能够释放空穴而产生导电空穴并形成负电中心的杂质称为受主杂质。 3、本征半导体：完全不含缺陷且无晶格缺陷的纯净半导体称为本征半导体。实际半导体不可能绝对地纯净，本征半导体一般是指导电主要由本征激发决定的纯净半导体。 4、多子、少子 （1）少子：指少数载流子，是相对于多子而言的。如在半导体材料中某种载流子占少数，在导电中起到次要作用，则称它为少子。 （2）多子：指多数载流子，是相对于少子而言的。如在半导体材料中某种载流子占多数，在导电中起到主要作用，则称它为多子。 5、禁带、导带、价带 （1）禁带：能带结构中能量密度为0的能量区间。常用来表示导带与价带之间能量密度为0的能量区间。 （2）导带：对于被电子部分占满的能带，在外电场作用下，电子可以从外电场中吸收能量跃迁到未被电子占据的能级去，形成电流，起导电作用，常称这种能带为导带 （3）价带：电子占据了一个能带中的所有的状态，称该能带为满带，最上面的一个满带称为价带 6、杂质补偿 施主杂质和受主杂质有互相抵消的作用，通常称为杂质的补偿作用。 7、电离能：使多余的价电子挣脱束缚成为导电电子所需要的能量称为电离能
8、（1）费米能级:费米能级是绝对零度时电子的最高能级。 （2）受主能级：被受主杂质所束缚的空穴的能量状态称为受主能级 （3）施主能级：被施主杂质束缚的电子的能量状态称为施主能级 9、功函数：功函数是指真空电子能级E0 与半导体的费米能级之差。 10、电子亲和能：真空的自由电子能级与导带底能级之间的能量差，也就是把导带底的电子拿出到真空去而变成自由电子所需要的能量。 11、直/间接复合 （1）直接复合：电子在导带和价带之间的直接跃迁，引起电子和空穴的复合，称为直接复合。 （2）间接复合：电子和空穴通过禁带的能级（复合中心）进行的复合方式称为间接复合。 12、（1）非平衡载流子：半导体中比热平衡时所多出的额外载流子。 （2）非平衡载流子的寿命：非平衡载流子的平均生存时间。 13、载流子热运动 14、小注入条件：当注入半导体材料的非平衡载流子的浓度远小于平衡时多数载流子的浓度时，满足这个条件的注入称为小注入。 15、（1）载流子迁移率：单位电场强度下载流子所获得的平均漂移速率。 （2）载流子产生率：单位时间内载流子的产生数量 16、深/浅能级 （1）浅能级杂质：在半导体中，能够提供能量靠近导带的电子束缚态或能量接近价带的空穴束缚态的杂质称为浅能级杂质。（2）深能级杂质：在半导体中，能够提供能量接近价带的电子束缚态或能量接近导带的空穴束缚态的杂质称为深能级杂质。17、同/异质结 （1）同质结：由同一种半导体材料形成的结称之为同质结，包括结、结、结。 （2）异质结：由不同种半导体材料形成的结称之为异质结，包括结、结、结、结。
完整word版,半导体物理名词解释
1.单电子近似：假设每个电子是在周期性排列且固定不动的原子核势场及其他电子的平均势场中运动。该势场是具有与晶格同周期的周期性势场。 2.电子的共有化运动：原子组成晶体后，由于电子壳层的交叠，电子不再完全局限在某一个原子上，可以由一个原于转移到相邻的原子上去，因而，电子将可以在整个晶体中运动。这种运动称为电子的共有化运动。 3.允带、禁带：N个原子相互靠近组成晶体，每个电子都要受到周围原子势场作用，结果是每一个N度简并的能级都分裂成距离很近能级，N个能级组成一个能带。分裂的每一个能带都称为允带。允带之间没有能级称为禁带。 4.准自由电子：内壳层的电子原来处于低能级，共有化运动很弱，其能级分裂得很小，能带很窄，外壳层电子原来处于高能级，特别是价电子，共有化运动很显著，如同自由运动的电子，常称为“准自由电子”，其能级分裂得很厉害，能带很宽。 6.导带、价带：对于被电子部分占满的能带，在外电场的作用下，电子可从外电场中吸收能量跃迁到未被电子占据的能级去，形成了电流，起导电作用，常称这种能带为导带。下面是已被价电子占满的满带，也称价带。 8.（本证激发）本征半导体导电机构：对本征半导体，导带中出现多少电子，价带中相应地就出现多少空穴，导带上电子参与导电，价带上空穴也参与导电，这就是本征半导体的导电机构。 9.回旋共振实验意义：这通常是指利用电子的回旋共振作用来进行测试的一种技术。该方法可直接测量出半导体中载流子的有效质量，并从而可求得能带极值附近的能带结构。当交变电磁场角频率W等于回旋频率Wc时，就可以发生共振吸收，Wc=qB/有效质量 10.波粒二象性，动量，能量 P=m0v E=1 2P2 m0 P=hk 1.间隙式杂质：杂质原子位于晶格原子间的间隙位置，称为间隙式杂质。
完整word版,半导体物理名词解释总结,推荐文档
半导体物理名词解释 1.有效质量：a 它概括了半导体内部势场的作用，使得在解决导体中电子在外力作用下的运动规律时， 可以不涉及半导体内部势场的作用 b 可以由实验测定，因而可以很方便的解决电子的运动规律 2.空穴：定义价带中空着的状态看成是带正电荷的粒子，称为空穴 1.意义a 把价带中大量电子对电流的贡献仅用少量的空穴表达出来b金属中仅有电 子一种载流子，而半导体中有电子和空穴两种载流子，正是这两种载流子的相互作用， 使得半导体表现出许多奇异的特性，可用来制造形形色色的器件 3.理想半导体（理想与非理想的区别）：a 原子并不是静止在具有严格周期性的晶格的格点位置上，而 是在其平衡位置附近振动 b 半导体材料并不是纯净的，而是含有各种杂质即在晶格格点位置上存在着与组成半导体材料的元素不同其他化学元素的原子c 实际的半导体晶格结构并不是完整无缺的，而存在着各种形式的缺陷 4.杂质补偿：在半导体中，施主和受主杂质之间有相互抵消的作用通常称为杂质的补偿作用 5.深能级杂质：非Ⅲ、Ⅴ族杂质在硅、锗的禁带中产生的施主能级距离导带较远，他们产生的受主能级 距离价带也较远，通常称这种能级为深能级，相应的杂质为深能级杂质 6.简并半导体：当E-E F》k o T不满足时，即f（E）《1，[1-f（E）]《1的条件不成立时，就必须考虑泡利 不相容原理的作用，这时不能再应用玻耳兹曼分布函数，而必须用费米分布函数来分析导带中的电子及价带中的空穴的统计分布问题。这种情况称为载流子的简并化，发生载流子简并化的半导体被称为简并半导体（当杂质浓度超过一定数量后，载流子开始简并化的现象称为重掺杂，这种半导体即称为简并半导体 7.热载流子：在强电场情况下，载流子从电场中获得的能量很多，载流子的平均能量比热平衡状态时的 大，因而载流子与晶格系统不再处于热平衡状态。温度是平均动能的量度，既然载流子的能量大于晶格系统的能量，人们便引入载流子的有效温度T e来描写这种与晶格系统不处于热平衡状态时的载流子，并称这种状态载流子为热载流子 8.砷化镓负阻效应：当电场达到一定値时，能谷1中的电子可从电场中获得足够的能量而开始转移到能 谷2，发生能谷间的散射，电子的动量有较大的改变，伴随吸收或发射一个声子。但是，这两个能谷不是完全相同的，进入能谷2的电子，有效质量大为增加，迁移率大大降低，平均漂移速度减小，电导率下降，产生负阻效应 9.准费米能级：统一的费米能级是热平衡状态的标志。当外界的影响破坏了热平衡，使半导体处于非平 衡状态时，就不再存在统一的费米能级。但是可以认为，分别就导带和价带中的电子讲，他们各自基本上处于平衡状态，导带与价带之间处于不平衡状态。因为费米能级和统计分布函数对导带和价带各自仍是适用的，可以引入导带费米能级和价带费米能级，它们都是局部的费米能级。称为“准费米能级” 10.陷阱中心：半导体处于热平衡状态时，无论是施主、受主、复合中心或是任何其他的杂质能级上，都 具有一定数目的电子，它们由平衡时的费米能级及分布函数所决定。实际上，能级中的电子是通过载流子的俘获和产生过程与载流子之间保持着平衡的。当半导体处于非平衡状态，出现非平衡载流子时，这种平衡遭到破坏，必然引起杂质能级上电子数目的改变。如果电子增加，说明能级具有收容部分非平衡电子的作用，若是电子减少，则可以看成能级具有收容空穴的作用。杂质能级的这种积累非平衡载流子的作用称为陷阱效应，把有显著陷阱效应的杂质能级称为陷阱，相应的杂质和缺陷为陷阱中心 11.理想pn结模型： a 小注入条件——注入的少数载流子浓度比平衡多数载流子浓度小的多 b 突变耗尽条件——外加电压和接触电势差都降落在耗尽层上，耗尽层中的电荷由电离施主和电离受主的电荷组成。耗尽层外的半导体是电中性的。因此，注入的少数载流子在p区和n区是纯扩散运动 c 通过耗尽层的电子和空穴电流是常量，不考虑耗尽层中载流子的产生及复合作用 d 玻耳兹曼边界条件——在耗尽层两端。载流子分布满足玻耳兹曼统计分布